设计由建筑师或委员会?

我们所做的一切都是基于一种语言。不管我们谈论设计,验证,规范,软件或掩盖数据。他们都提供了一种沟通的意图,然后有引擎的工作意图产生别的是可取的,基于一种语言。随着时间的推移,语言的EDA行业已经建立了层次结构的最详细的设计抽象的实现方面虚拟原型和工具来连接它们。但这是一个坎坷很多语言。看起来,我们从过去吸取经验,重复的错误。

半导体工程与一些知名业内人士一直参与语言的创造。我们问他们,已经学到了教训和建议对于今天构建新的语言。

时机
时间是很重要的,但这在不同的观点。考虑Verilog。

“他们就太迟了,”David Kelf说负责营销的副总裁OneSpin解决方案。

不是这样的,根据的首席执行官适应IP。“它们的时机选择非常完美。人们浪费时间硬件描述语言(VHDL),Verilog语言,和有一个工作。语言是由一个架构师()所以保持一致性的表达和语法。基地的忠实用户你可以打开它。”

但是有些人说Verilog还为时过早,因为语言不理解真正的需要。时创建的是一个建模语言产业也许需要一个设计语言。

“Verilog,决定了对于性能和易于实现,“根据阿图罗萨尔茨,科学家Synopsys对此。“语言中的一些事情不解决设计挑战,但它很难做,因为我们不懂这些语言之前”。

McNamara表示同意。“Verilog代表验证逻辑。它不是关于合成。”

布莱恩·鲍耶,高级产品营销经理Calypto说,“如果一个公司所能做的一切,然后不需要规范。最终你可能需要从别人的东西,在这一点上你需要的标准。“这意味着需要从公司发展了语言。

但这是不够的。根据萨尔茨“这是一个双赢的,受益的供应商和用户的利益。创建一个更大的生态系统,让更多的人玩,增长派。”

在现实中,决定永远是为钱。“如果你能平衡商业和技术问题你发现正确的时间规范,“Kelf说。

但是问题依然存在,并专注于设计的行业需要一种语言而不是建模?射手不相信是有道理的,但麦克纳马拉不同意。“有编码相关的艺术如推断mux和建立重置。我应该说我想要一个mux或者门闩。有设计模式捕获。与高水平的合成你想表达高层意图,获得高密度脂蛋白的做你想做的事情。”

的许多问题用Verilog已经固定在工具。“我们有X验证Verilog特性和硬件描述语言(VHDL)的行为更像硬件,但它不是标准化的,”萨尔茨说。“这样做会很困难。我们也致力于消除种族的技术模拟以一种一致的方式与硬件有关。这是很重要的,当你想移动跨平台(模拟模拟-硅)因为时机行为需要相同或你无法从这些来源比赛结果。”

新的语言吗?
Verilog也许并不完美,但它是足够好,行业学会处理它的怪癖。但是二十年后,一种新的语言和新的抽象需要和机会创造一个更好的语言,没有遭受同样的问题。新的抽象必须重叠与存在于过去,所以任何新的语言必须有一个RTL抽象。问题是,正确的出发点是什么?

一个小公司,合作设计自动化创建了一个名为Superlog的新语言,开始在90年代末获得一些关注。“这有一个单一的语言架构师——和他首先看语义,“Kelf回忆说。”他想用Verilog为基础,但他略有改变,语义正确的路径。然而,每个人都需要他,他最终不得不改变。他试图让它干净。”

然后该行业突然移动和基于c的语言变得非常有吸引力。“它的优势有很多人知道如何编程,“麦克纳马拉说。“他们可能不是伟大的程序员,但有很多。当你引入一个新的语言,如e,你必须教人们花大量的时间。SystemVerilog需要各种各样的训练。”

但最大的不同之处在于基于c的语言是编译器是免费的,当Synopsys对此启动SystemC这也使得模拟器免费。“SystemC不是一个伟大的成功,”萨尔茨承认。“这不是一个双赢。编译器是免费的,所以你离开了供应商没有办法赚钱。“Synopsys对此萨尔茨说,整个行业,通过最后不认为它。“这只是看起来像另一个笨重的RTL语言有额外的供应商如何赚钱的问题。”

但用户喜爱的价格和一些管理放在一起环境,允许他们做有用的工作。也有实际的原因,导致其扩散和采用高级合成的语言选择。说:“C是一种建模语言,射手。“这是一个参考您的硬件和许多算法和协议都写在它——这就是为什么我们与c。这是一个务实的决定。”

它从不长讨论SystemC之前每个人都在谈论调试问题和硬件问题的数量,不能有效地描述使用它。萨尔茨扫描链提供了一个示例。“我已经看到人们试着表达扫描链SystemC和编译器的死亡。与200万个元素移位寄存器不是编译器被调去做的东西。Verilog硬件描述语言(VHDL)轻松处理这些。”

麦克纳马拉,最初是一个电脑设计师和硬件设计师,谈论的缺乏一直围绕SystemC hardware-oriented工具。“这是一个惊喜对我当我了解了诸如波形的工具。软件世界仍没有办法看到我所有的变量在定义的时间和回去,看看发生了什么。线头和覆盖工具C并不是那么好。Eclipse似乎不错,但很少有验证的工具。”

本文报道,题目是“SystemC断了吗?“这个行业仍在寻找合适的SystemC申请并获得牵引作为虚拟原型的基础。能够添加工具在虚拟样机将为供应商提供一种方法得到的投资回报。但问题仍然需要一个方法,可以帮助缝合在一起的IP块创建这样一个模型,这是一个区域的弱点SystemC和环绕它的标准,比如TLM2。

“EDA已正确利用规模经济,每个人都做一些手工和添加自动化、“麦克纳马拉说。“知识产权是下一个层次。还有一堆软件,与IP块。我们如何把它完全?”

什么可能出错
唯一的尝试,取得了迄今为止IP-XACT,这已经很少采用。萨尔茨指出,工程师倾向于关注语言的解决方案。“这必须驾驶这些决策方法,这意味着我们可能不得不离开语言的定义。”

麦克纳马拉认为IP-XACT是一个不完整的标准,。“IP-XACT就是一切都在另一个供应商的扩展。这使得标准非便携式。”

萨尔茨还指出,权力的定义格式的问题。“人们真的在如何把这些东西放在一起。我做什么在硬件,软件是什么?我的电源控制器做什么?“他的沮丧,许多方法没有明确定义。

听这些行业专家,感觉好像是加快速度,结果越来越有用,也许是因为我们没有从过去中吸取教训了。一个新的标准才刚刚开始Accellera创建一个便携式刺激工作小组。我们请的专家有什么建议,他们就会委员会。

“确保有一个强大的客户需求,“Kelf说。“你需要知道它是如何使用的,它是什么?一两个人是不够的。”

“技术已经捐赠并没有解决所有的问题,”指出萨尔茨。“它解决它的一部分,我听到人们想使用它。然而,在提议的时间表我们不能指望解决所有的问题。”

麦克纳马拉一口气说出了一连串标准创建的和不习惯。“可能是时间等。”他还提供了一个理由为什么这样做很快的压力。“我们经常希望有第二个供应商,只要他们是弱。当事情变得多供应商它使市场真实的,但我想成为顶级的狗。当你有多个公司寻找同样的事情,这是不能实现的。标准正确的地方摔跤了吗?”

答案是,这是一个有用的和必要的努力,和它的潜在用户需要花时间去参与,确保他们理解其背后的方法论,它可能限制和他们如何将解决的方式,不让未来的怪癖。那些不花时间之后没有理由抱怨。