处理亚阈值变化

芯片制造商正在推进亚阈值操作，以延长电池寿命并降低能源成本，这给设计团队带来了一系列全新的挑战。

虽然工艺和环境变化长期以来一直是先进硅工艺节点的关注点，但大多数设计都在标准的“超阈值”制度下运行。相比之下，子阈值设计有独特的变化考虑，需要密切关注—甚至是架构差异—以便管理变化。

“亚阈值分析非常具有挑战性，主要是因为变量组件本身。节奏．

子阈值设计对电池供电设备和数据中心都有应用价值。Ambiq架构和产品规划副总裁Dan Cermak在谈到电池供电应用时表示:“我们看到了一些新的外形因素，他们试图让它们更光滑、更优雅，这对降低电池容量有影响。”

同时，Priyank Shukla，员工产品营销经理Synopsys对此他说:“我们正在节省兆瓦。”

在同一设计中，子阈值设计可能涉及子阈值、近阈值和超阈值域的混合。它们对电压、温度和过程的变化具有很高的敏感性，尽管有些比其他的更容易管理。由于次阈值设计不太常见，组织可能需要开发自己的方法，以确保硅在广泛的可能环境和流程中工作。

然而，额外的努力会有显著的回报。舒克拉声称，功率可以从标准超阈值设计的五分之一到十五分之一降低。然而，随着功耗的降低，性能也会降低。如果性能下降得太厉害，完成任务所花费的时间就会超过较低的功率，导致能量消耗的净增加。

低于或接近阈值的
“标准”数字芯片设计包括理论上可以处于两种状态之一的晶体管，即关或开。有一个阈值电压，通常在0.5V左右(但随着节点的推进而下降)，它决定了开关之间的转换位置。高于阈值表示开启，低于阈值表示关闭。

当然，事情并没有那么简单，因为在阈值以下，晶体管并没有完全关闭。根据电压的不同，泄漏仍然会发生，长期以来，尽量减少泄漏一直是一个过程和设备的目标。

但这种“不完全关闭”的行为是可以利用的，因为“不完全关闭”有不同的程度。与标准设计相比，电流要小得多——否则会被认为是泄漏。但是泄漏量存在指数级的差异，这些差异使得设计可以使用更多或更少的泄漏来建立0和1状态，而不是简单的开和关的概念。

这种状态被称为“次阈值”，因为所有电压都低于晶体管的阈值电压。对于这样的设计人员，标准电路被称为“超阈值”，因为它们的电压明显远高于阈值电压。

图1:晶体管的定性I/V变化曲线。在左边，次阈值政权都表示数字设计的逻辑低。在右侧，逻辑高和逻辑低都处于次阈值状态。资料来源:Bryon Moyer/Semiconductor Engineering

还有一种情况下，电压确实高于阈值，但不是很多。这些被称为近阈值设计。亚阈值和近阈值设计，因为它们处理更低的电流，可以用来降低设备的能源消耗。但是完整的器件通常采用亚阈值、近阈值和超阈值电路的混合。

次阈值芯片通常必须与超阈值芯片接口，因此对超阈值电路的部分需求就是允许这种接口。例如，以次阈值设计而闻名的Ambiq使用1.8V进行I/O和唤醒逻辑，在芯片中的各种电源调节器稳定之前，唤醒逻辑需要激活。此外，在某些模式下，一些监管机构在超门槛制度下工作。

模拟电路也可以在选定的区域使用次阈值电路，以降低总功率。事实上，亚阈值模拟电路出现的时间似乎比数字电路要长。Shukla说:“13年前我开始了模拟设计，从那时起我们就一直在做这个。他说，特别是Synopsys公司的SerDes设计，有部分亚阈值电路来控制功率。

指数敏感
虽然许多影响反映了过程或环境变化，但它们都归结为一件事-它们影响阈值电压。当你在这个阈值附近运作时，会对行为产生巨大的影响。Shukla说:“晶体管电流指数级地依赖于栅极和源电压。”“阈值电压的微小变化会导致电流的指数级增长。”

进行次阈值设计的最大挑战之一是，直到最近，晶圆代工厂提供的标准晶体管模型几乎只专注于超阈值操作。它们承认泄漏低于阈值，但没有达到设计所需的精度。因此，少数接受亚阈值挑战的公司不得不对这些设备进行特征化，以创建自己的亚阈值模型和标准单元。Shukla说:“内部标准单元设计团队将提出一个支持次阈值操作的新库。”

即使是现在，设计师也会发现晶圆代工厂会谨慎行事。Synopsys逻辑库产品营销经理Josefina Hobbs表示:“有一种风险是，一些代工厂可能不会支持这种技术，除非他们认识的客户能够处理和管理可能非常糟糕的产量。”

部分次阈值表征必须包括行为如何随着不同参数的变化而变化。一段时间以来，工艺变化一直是一个巨大的考虑因素，但亚阈值被占用的节点(如Ambiq的40nm节点)位于变化一直被关注的边缘。他们现在也在使用22nm。但即使在这里，如果您要描述行为，那么超阈值设计的“关闭”状态(即低于泄漏电流的阈值)也需要了解泄漏电流可能如何变化。

如果设计的整个操作低于阈值，这不仅仅是理解阈值以下可能泄漏的范围的问题。现在人们需要知道在1和0状态下泄漏的范围，这可能会随着工艺变化而发生。“超阈值条件在优化方面更为经典，”Cadence的Bautz说。“它们的变化相对于名义延迟的影响较小。”

还有环境的变化——尤其是电压和温度。子阈值设计对两者都高度敏感。Ambiq的首席技术官兼创始人Scott Hanson表示:“大多数电压变化都倾向于随着电压的变化而减小。”他认为这使得电压变化更容易管理。“但我们对温度变化和过程变化非常敏感。”

芯片由于自热，往往对自身的工作温度起一定的作用。当标准的高功率芯片在-40°C打开时，它们必须能够工作。但是一旦它们开始工作，它们就会产生热量，使内部结温高于寒冷的环境温度。

相比之下，次阈值设计使用的电力很少，不能指望自动加热来提高温度。因此，这些设计需要能够在极端寒冷的环境下运行比超阈值设计长得多的时间。汉森说:“我们不会自动加热到一直在85°C的温度下运行。”“但这确实意味着我们可以在-40°下长时间运行。”

减少变异
以一种没有通过标准EDA工具和流程明确解决的方式处理变化是困难的，但却是必要的。汉森说:“如果没有管理，你最终得到的芯片可能在一个角落以1兆赫的速度运行，而在另一个角落以1千赫的速度运行。”

弄清楚这个问题的好处是，它将成为你竞争优势的一部分。这意味着专门从事次阈值设计的公司不太可能公开谈论他们的具体方法。不过，有些方面是可以广泛解决的。

对于数字逻辑，真正的工作在于创建标准单元。“第一个挑战是验证和提高次阈值操作的标称模型的准确性，”André Lange说弗劳恩霍夫IIS的自适应系统工程部。“第二个挑战是增加可变性，这样模型就能很好地预测过程变化。”

必须仔细管理描述，以确保这些单元格在所有可能的变化中都能工作。“表征这种变化的工具是完全不同的，”Synopsys的霍布斯说。“时间和功率分析完全不同。”对于子阈值版本，库终止更为严格。

使这成为可能的关键发展之一是LVF(自由变量格式)文件的增强，以解决变化统计中所谓的“时刻”。“我们已经有了变异建模的进化，”霍布斯说。“最新的不只是LVF，而是基于时刻的LVF。”

由于分布趋向于不是高斯分布，基于矩的LVF提供了描述这些分布所需的三个新参数。它们是格式的均值偏移、方差和偏度(分别是第一、第二和第三个统计矩)。其他的也可以加入:第四个时刻将是峰度，它处理分布尾部。

图2:表示前三个矩的非高斯分布。来源:Synopsys对此

这些增强的模型使EDA工具在预测信号延迟和功率时能够更好地考虑实际的变化分布。然而，为了使模型有效，表征必须填充新数据。

时钟和电源域
芯片上“域”或“岛”的存在有助于设计闭合。“在一个典型的芯片中，我们可能有100或200个不同的时钟域，你必须小心哪些是同步的，哪些是彼此不同步的，”Hanson说。这样做的主要驱动力是降低功率的更好粒度。但它也带来了好处和挑战。

这样做的好处是，时钟域的范围越小，就越容易在该域内实现变化感知的定时关闭，特别是如果该域很大程度上本地化到芯片上的某个区域。挑战在于，域交叉需要在不同的变体中得到验证。

更大的挑战是功率域，这就是子阈值、近阈值和超阈值电路的混合发挥作用的地方。在某些模式下，稳压器运行在次阈值，但在大多数模式下，稳压器使用全饱和晶体管，处于超阈值域，”Hanson说。

每个域，以及定义工作电压的调节器，必须在变化的情况下操作和相互操作。根据定义，稳压器应该处理电压变化，但过程和温度变化仍然必须在稳压器设计本身和稳压器控制的功率域中解决。

Hanson说:“我们正在进行自适应电压缩放，就像高性能处理器在面对温度变化时可能做的那样，尽管我们的灵敏度不同，管理方式也不同。”“你开始考虑功率域和时钟域的所有组合，它很快就会变得非常复杂。这些领域中的每一个都有不同的时间敏感性。当你传递跨越这些电压边界的时钟时，它会导致真正具有挑战性的闭合。1.8伏域由厚氧化物器件实现。他们对过程变化相对不敏感。与此同时，你有低电压的亚阈值或近阈值域，它们是由这些微小的快速晶体管实现的，它们是高度可变的。因此，如何让这两个领域以一种有弹性的方式相互沟通是相当具有挑战性的。”

给定一个亚阈值友好的标准单元库，数字设计人员可以通过RTL结合UPF(统一功率格式)文件来定义任何功率岛。在创建这些单元格时指定的条件必须在设计中得到验证。这些情况通常包括上升和下降的时间。“V字略有变化_T改变上升和下降的时间，”Synopsys的舒克拉说。

霍布斯补充说:“当你对这些库细胞建模时，你会有一组特定的假设。所以设计师的工作就是确保设计符合所有这些假设。”除此之外，数字设计就像超阈值设计一样。

这些涨跌时间也会影响芯片的性能。这意味着一项特定的任务可能会花费更长的时间，而且这种延迟可能会有很大差异。如果延迟太长，那么执行任务所需的额外时间可能会抵消较低的功率，从而增加净能量消耗。Synopsys进行了大量模拟来证明这一效果。

可变的影响也可以通过缩放晶体管栅极来减小。在给定的层上，尺寸变化是相对恒定的，所以使用更宽的栅极可以使尺寸变化的百分比更小，从而降低其影响。

使用high-V_T晶体管可以通过将“低”态和“高”态移得更远来提供帮助。“如果你可以使用高v_T那么你的整体状态会更好，”鲍茨说。“如果你必须同时满足性能目标，你就会进入低V_T甚至是超低V_T这是你真正能看到最大变化的地方。如果你不是在超阈值状态下工作，我肯定会远离超低v_T或low-V_T细胞。”

FD-SOI设计具有后偏置的额外好处，这增加了另一个“旋钮”来抵消变化的影响。

补偿电路也可以使用，特别是模拟电路。但是因为模拟设计处理的是建立工作电流/电压点，阈值只是曲线上的另一个点，所以更大的变化使得这比数字设计更像是一个进化的举动。

FinFET节点和其他节点
过程变化在高级节点上成为一个更大的问题，因此处理变化的工具已经改进，即使是在最激进的硅节点上进行超阈值设计。因此，很自然地假设在finFET《Realm》则更具挑战性。

不过，这并不一定是正确的，因为finfet的阈下斜率非常陡峭。斜率定义了1和0之间的差值。斜率越陡，边际就越大，这就更容易确保，即使有变化，1和0的范围也不会一起崩溃。

模拟设计——至少对调节器来说是需要的——据说在finfet中更难做到，因为栅极宽度是量化的。你可以用整数个鳍片来扩大闸门，但中间没有。

然而，Ambiq指出，其平面设计已经在大门上使用了“手指”，“更宽”的大门需要更多的手指。“在模拟方面，我们使用了非常大的晶体管，”Hanson说。“反正我们已经在使用多个手指了。”由于这已经是一个量化的方法，鳍量化变得不那么新鲜。

Synopsys试图在其标准单元晶体管上使用两个甚至三个鳍片来平均一些变化。“finfet的问题是，你得到的越小，你就越不能保持它们的直和干净，”霍布斯说。“我们尽量坚持使用至少两个鳍，在某些情况下，甚至三个鳍，以减轻变化的影响。”

从finfet到gate-all-around(棉酚)晶体管可以改善这种情况。“与传统finFET相比，gate -全能不太容易受到变化的影响，”Hobbs说。“它有更多的(渠道接触)房地产可以合作。”

嵌入式内存
任何设计面临的另一个挑战是片上存储器。记忆电路，也许比任何其他电路都要被广泛地优化和表征。任何类型的存储器的位单元都要经过详尽的研究，以确保它在芯片的整个生命周期内正常工作。这种优化包括确保位单元(以及所有支持电路，如传感放大器)可以容忍芯片将看到的过程和环境变化。

开发和验证工作包括改进写入内存的算法。对于SRAM来说，这不是一个问题，但是非易失性存储器在电压脉冲的电平和时间方面存在重大问题，以确保令人满意的编程，同时防止过度编程。而对于具有多比特单元的存储器，所需的编程精度使其更具挑战性。

因此，当在次阈值设计中使用内存时，试图创建在次阈值制度下运行的内存将是一项艰巨的任务。而低于阈值的额外变异敏感性会使问题更加复杂。

Ambiq表示，他们致力于创建亚阈值记忆，并发现一般来说，定制记忆比标准记忆带来的好处很少。“内存的转换活动极低，”Hanson说。“你可能会访问一个单词，但当你访问这个单词时，大多数单词都在那里无所事事地泄漏。所以在更高的电压和更高的阈值电压下运行是很有意义的。

“我们意识到，通过重新构建内存的方式——即使是这些大内存——我们也不会因为使用标准的现成比特单元而付出很大的代价，”他说。在其较老的设备上，Ambiq使用闪存用于NVM，而在22nm设备上则使用MRAM。

静态存储器也是值得关注的。Hanson说:“SRAM确实是我们芯片上的一个大能源用户，我们发现混合方法使我们在性能和能源效率之间取得了最佳平衡。”“小内存倾向于完全在近阈值中实现，而大内存则混合使用超阈值和近阈值。”

一般来说，在速度不那么关键的情况下，子阈值设计可以节省大量电力。但是设计过程，特别是在存在重大过程和环境变化的情况下，可能具有挑战性。很少有公司这样做，那些成功的公司都严守秘密。

如果子阈值设计更多地进入主流，我们可能会看到超阈值芯片设计人员使用的各种标准流程。在此之前，任何想要处理次阈值问题的人都需要与自己的设计基础设施和对变化的更大敏感性进行斗争。

“我确实认为，从长远来看，次阈值有很大的潜力，”霍布斯说。“但在它接近主流之前，还有很多挑战需要克服。”