先进的soc、预计时间和成本节约可以让人工智能在EDA工具衣橱里的必备品。
在半导体设计舞台上每个人都经历了或至少观察复杂的SoC硅增加成本的影响。Semico最近发布的报告题为“硅和软件设计成本分析”揭示了成本与高端的设计工作,首次使用7纳米加工技术性能先进的多核SoC可以最高195美元为硅和软件。软件工作量占最大份额的成本;然而,硅设计成本大幅上升。
最贵的数量从2008年到2022年,平均2.6%的第一次设计工作的设计。这个数字增加略末期时间表。Semico认为这是由于越来越多的先进设计,比如将人工智能的功能。
一般来说,先进的soc设计成本正在增加的年复合增长率为36.1%。这个成长率是计算过程节点。它开始从90 nm节点和预计3 nm节点;它假定所有的设计参数都刷爆了的第一次努力。
复杂性水平继续提高,Semico预测所有的SoC IP块类型的平均数量在2018年将达到157。先进soc更高的平均205。基本SoC较低IP内容相比其他类型的SoC和倾向于降低IP块整个产业的平均数量。Semico预计这将改变随着时间的推移基本soc开始含有较高数量的IP块由于物联网解决方案的市场需求不断增加,基本的soc与人工智能功能的出现。
平均等待一年后引入最新的几何设计将产生约30%的低成本比第一次做努力当第一个可用的新工艺。但如果你的目标是成为第一个市场可用的其他选择是什么?人工智能可以提高设计景观设计通过让更多市场和速度?
人工智能被吹捧为一种机制来缓解从新兴的SoC设计成本。随着EDA工具AI功能用于设计工作,设计师将看到潜在的在更短的时间内完成一个设计或包括在相同的时间更多的功能。节省了时间相当于减少设计成本,同时保留相同级别的复杂性和功能。很难确切估计多少时间将被保存在这种方式,但一个合理的估计可能的20% - 25%。
设计师可以选择使用新发现的效率,包括更多的复杂性和功能在同一时间作为其原计划呼吁和放弃任何潜在的成本节约。节约时间之间的选择或添加更多的功能将design-by-design基础上决定。它将真正成为系统架构师,个人设计师,公司产品战略和客户的系统需求。在过去,大多数公司增加了更多的功能。
Semico预计AI功能成为一个“检查表”项目在大多数电子系统和EDA工具。EDA市场,人工智能的功能将被用作一个援助的设计师在分析成千上万的验证运行或香料建模。许多这些分析任务已经自动化,但需要人工干预通过无数的韦德交付的模拟结果。这个过程可以进一步增强执行分析的原始结果归结的山的数据,因此会更有用。AI可以过滤结果更有意义的数据点集的设计从而节省时间,发布设计资源更重要的任务。第一个这样的工具进入市场,2017年将继续介绍了2018年及以后。
Semico认为有两个重要的趋势是将半导体行业在未来几年的主要因素。AI功能不仅会增加需要电子产品要求半导体与人工智能功能,人工智能也将用于半导体设计过程和整个半导体供应链,从面具使制造业知识产权和软件的创建。
包含人工智能功能分成EDA工具不会取代设计师,它将增加设计师的能力做出更好的决策速度。它将提供更多的空间设计师和允许分配稀缺资源的关注其它紧迫问题在设计过程中。同样将在其他领域提到:面具,制造业,创造知识产权和软件。它将允许更健壮的测试和监控功能在执行这些功能更快和更可靠。这些因素可以包括为设计工作和帮助产生更好的设计和产品的行业。
Semico相信所有这些问题真正的关键是单位需求的持续增长和日益增长的市场需求更多的功能和更丰富的功能集的电子设备我们都依赖于今天在我们的社会。高设备需求和收入增长推动设计师,世界各地的研究人员和公司继续查找当前瓶颈解决方案在设计和制造。尽管硅和软件设计成本继续上升,新工具的出现,将功能和功能适度这些长期略有增加,给设计师新工具对设计成本的增加有积极的影响。
好消息是,这个行业继续找到新的解决方案和改进现有的解决方案来解决我们面临的问题在继续创建先进的硅。创造力和灵感有很大的价值,他们发现在当今半导体工业一个重要的地方。未来仍然是非常光明!
|
|
|
|
|
|
|
|
|
留下一个回复