建筑师规格难以遵循

解释和实现建筑师的规范越来越难在每个新流程节点,这是创建问题在整个设计流程中,制造业,甚至有时后期制作。

不断增加的复杂性和困难在扩展更多的负担推给建筑师处理从复杂的电源方案,新包装方法,并发展创新的方法来处理交通拥堵,内存吞吐量,并确保信号完整性和优先级。但随着建筑师的蓝图可能出现并不总是那么简单。

“也许规范非常高,”马克·凯里说产品营销经理导师图形。“也许它来自一个客户说,他们需要一个产品,能做到这一点,它处理这么多帧,或者有某种高级需求对它使用多大的权力,有多快的东西。”

一旦交给设计团队规范,可以使用原型工具开始调查,编制预算,分析和决策核心的数量,需要多少内存,需要什么样的缓存大小,功能应该生活的地方。例如,某个函数应该实现在硬件或软件?

虚拟样机几乎成为下一阶段规范本身,因为它帮助压低的要求水平。“变得RTL设计师的要求,”凯利说。“他们几乎可以使用抽象模型作为规范本身。以及使用它作为一个规范,他们可以使用模型作为参考,以确保他们正在实施持续的需求。所以虚拟样机不仅仅是有用的在这个过程的开始。在整个过程中可以使用。”

但它也可能不同于最初的规范,在高级节点的情况下,三角洲可能是重要的。

学习他们
规范的切换和解释已经越来越困难,自从设备扩展成为问题。这帮助解释了为什么有那么一些成功的设计在20海里,为什么长时间推出设计在每一个新节点。有很多未知的建筑师,以及缺乏经验在处理新问题,可以出现在每一个新的节点。

在7海里,例如,设计团队和规范架构师在学习技术相关的挑战。任何新技术,你总是得到很多东西比传统技术更加困难,”观察Vassilios Gerousis,杰出的工程师节奏。“设计师肯定面临额外的约束或困难7海里。例如,RC延迟变得更大(相对来说),和定时关闭变得困难。因此,权力,性能和面积(PPA)变得难以实现。设计师的任务是要想出一个更新的方法和技术来回到舒适的阶段。”

虽然很难克服技术挑战,设计师还需要了解新技术相关问题之前他们没有处理,可以对设计有很大的影响,Gerousis解释道。

例如,自对准双模式需要限制设计规则,比如1 d(没有错误的方式),以及一组有限的线宽度允许在底层的金属层,它变得更加难以开发的时钟和配电。也有新类的层次和规则,设计师需要学习和熟悉,如金属切层和规则。

“新技术像7海里影响设计师如何时钟和配电。他们必须创造新的方法来解决自对准双模式和削减对时钟和功率分布的影响,”Gerousis说。

更好的策略
而不是一个固定的蓝图,初始规范演变成更多的活文件,可以调整架构,设计和验证团队。“跨学科的事情就越多,越好,”拉里•Lapides断言负责销售的副总裁治之。

考虑半导体公司的情况下,一直保持一个公平的分离不同的设计功能。”的结果,没有得到足够的反馈,没有得到足够的交流,他们不得不相对较晚在这个过程中,de-feature他们的设备。在一个案例中,他们添加的特性在处理器方面不能够操作系统支持的团队。如果体系结构团队和操作团队六个月前和管理支持他们在做什么,实际上是一些很酷的功能,那么很可能他们本来可以操作系统的支持团队。问题是它的操作系统团队有点晚,和那些人不习惯思考软件预先半导体世界——至少他们不思考。”

在另一起案件中,一个嵌入式系统公司开发自己的SoC自产品交付,有沉重的软件组件,所以很多值的软件以及硬件。“如果你考虑一个SoC来自半导体厂商提供一个软件堆栈,价值仍在硅、“Lapides说。”,但在这种嵌入式系统公司,因为他们是来自最终产品,有更多的了解软件的价值,以及他们如何能分区软件和硬件之间的价值,他们将能够做什么在实现总体设计方面,所以跨学科的交流是非常重要的。”

没有这种跨学科之间的通信架构和设计团队,设计实现或验证最终可能太复杂。“你可以得到一些东西,你要做的比你想象的更re-spins你会的,”他说。”这是在半导体方面的风险,re-spin风险显然是一个人们经常遇到。”

同样的事情也发生在软件方面,除了它不只是走下悬崖,不得不做re-spin要花费数百万美元。修复出现在多个版本中,每一个都有成本。虽然这些成本低于硬件re-spin,他们加起来。

“代替步进悬崖,是滚下来一个长满草的山坡,“Lapides说。“你最终下降re-spin一样远。数字非常接近相同的时间如果你看着它一个项目,除非你注意到它跌落悬崖。当你滚下山去思维它不是那么糟糕,除了它的很长一段路。你建立动力下降,绿色的山,这是一个可怕的撞击当你到达底部。”

变形的影响
问题总是出现在新的节点时,更大的问题是最初的规范和最终产品之间的增量越来越大在新的节点。需要更大的跨学科交流,并不总是那么容易。首先,并不是所有的IP是内部开发了。另一方面,这个过程本身就是不断的调整,提高产量,而影响设计是否按照规范工作。

“当架构师定义了一个产品,他们有一定的远见,他们定义系统,“说Anush莫汉达斯·,负责营销的副总裁NetSpeed系统。”这一愿景的麻烦就交给不同的团队,从架构到RTL芯片物理设计布局,这变种。我看到建筑师搔着头说,这不是我想要的。”

筒仓复合问题。可能有一个架构团队20人,35人的设计团队,和一个布局的团队。每个人相信他们所做的工作,它交给下一个人,但一路上他们轻微调整。这些加起来一起大的变化,经常破坏建筑师最初的愿景。

“你怎么确保建筑师的视力保持真实,“莫汉达斯·问道。“通常情况下,架构师说:“这是我做的布局,去替我实现这个。物理设计的人需要有能力说,“你问我这样做在10纳米,16 nm finFET或电线的成本比盖茨的成本更多。我不介意你把更多的逻辑,但是更少的电线给我。”

因此,需要一个平台,让这两个人交谈在整个设计阶段以一种有意义的方式。

这些挑战只会变得更加激烈,搬到更小的几何图形,和指标被认为是重要的改变。典型的例子是门数,他补充说。“人在40和28 nm芯片设计,他们会想知道门数。但在16日和10纳米,这不是你应该问的问题。它是关于电线因为主导因素”。

当它归结到它,如果单独的工具继续只有每个筒仓地址,这些挑战将依然存在。我们现在需要的是什么工具,看起来上游和下游的不同阶段设计工作在一起。