寻址能力挑战通过功率降低和multi-power域方法的支持。
Aprisa数字设计软件可以帮助设计师解决低功耗设计的许多挑战。Aprisa是最灵活的IC place-and-route工具市场上接受所有行业标准格式,具有良好的相关第三方工具签收,并易于安装,设置,和使用。有效的技术和令人印象深刻的可用性,Aprisa软件确保成本效益tape-outs power-sensitive设计。介绍了Aprisa低功率的解决方案和创新的低功耗方法快速收敛low-power-optimized权力,性能和面积。
在Place-and-Route低功率的挑战
功率、性能和面积(PPA)是一个短语在集成电路设计社区通常使用在描述三个关键领域集中在优化一个集成电路设计。传统上,表现的主要焦点,但随着设计搬到更小、更先进的流程节点,和交换活动能耗已成为一个主要组成部分,权力往往是PPA的主要焦点。
严格的权力目标如何实现在不牺牲性能的实现阶段集成电路设计过程?许多挑战中实现低功耗的place-and-route(不)与不具有软件如何处理多个功率域和类型的优化软件执行整个流实现低功耗的目标。
不具有软件中使用的数字实现流缓冲区必须能够在多个电源领域没有错误和执行所有电源管理单元的位置,如换档器,隔离电池,电源开关细胞,保留拖鞋。Power-sensitive设计还需要二次电池/地面销和路由路由到电网电压内岛屿。
本白皮书探讨如何西门子Aprisa不具有工具地址这些力量的挑战在两个主要方面:
点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复