比较不同流程之间的差异没有测试晶圆制造。
决策是一个关键的步骤,半导体技术的发展。研发半导体工程师必须考虑不同的设计和工艺选择早期发展的新一代技术。建立技术,如失效模式与效应分析(FMEA)可以用来选择其中最有前途的设计和流程的选择。一旦选择特定的设计和过程方法,时间和金钱就花在第一tape-out晶片处理。
工程师如何确保他们选择最优设计和技术开发途径tape-out之前?他们怎么知道关键技术决策是正常吗?
通常,半导体过程/布局选项选择基于最好的和最低成本法实现名义目标性能。不幸的是,固有的流程步骤的变化很少被认为是作为这项技术决策过程的一部分,尽管这些变化可能是一个关键因素在半导体开发项目的成功。过程的可变性的影响往往只考虑在技术发展的过渡阶段。这种缺乏远见可以是昂贵的,因为设计和过程变化需要弥补意想不到的变化可以昂贵的以后的技术发展阶段。
IEEE-S3S (SOI-3D-SUBTHRESHOLD微电子技术)会议2019年10月,一个团队从Coventor imec提出使用的一个例子SEMulator3D虚拟制造改善技术决策通过早期考虑过程的可变性。
图1:样例CFET架构
表示讨论三种不同的方式制造附加磁场效应晶体管(CFETs)。在图1中,CFET架构示例2组成的纳米线场效应晶体管(p型)的2鳍场效应晶体管(n型)。注意,一个n - p -型CFET也可以被认为是在这项研究中。CFET晶体管技术的额外的背景信息,请阅读我们的博客“实用的方法来克服的挑战3 d逻辑设计”。
IEEE-S3S表示,不同工艺流程的选择基准测试CFET设备来确定最健壮的选择过程的可变性[1]。我们比较3种不同工艺流程的可靠性CFET选项,使用三种不同的基质:散装,绝缘体(SOI),或者双绝缘体(DSOI)。
在这项研究中,我们测试了数百个虚拟晶片的每个流程。研究了无需任何实际测试晶圆的制造。我们包括delta-to-target(变化)在我们实验的参数,如膜厚度、腐蚀深度,等等。在虚拟实验中,然后,我们确定关键潜在失效模式并确定最健壮的工艺流程对预定义的变化假设(1 2 3%)。这个实验的结果如图2所示。
图2:通过运行和运行失败了(用于两种类型的故障)三个流程流和三个过程变化的假设(+ / - 1,3,5% delta-to-target具体确定参数)
与同样大小的过程变化应用到每个流程(基质),作者能够识别最优设计和技术途径。在这种情况下,SOI是最健壮的原始材料等效过程变化的假设下,最低的CFET制造相关的特定的失败概率。
如果你想了解更多关于这项研究中,请下载论文全文”基准的研究附加磁场效应晶体管(CFET)过程集成选项:比较散装和SOI和DSOI起始底物”。
[1]b·文森特et al .,基准的研究附加磁场效应晶体管(CFET)过程集成选项:比较散装和SOI和DSOI基质开始,s3会议,2019年10月
|
|
|
|
|
|
|
|
留下一个回复