中文 英语

3方法重载摩尔定律

横向收缩的晶体管不能继续下去。没有足够的原子。

受欢迎程度

电子革命已经启用,因为每个晶体管和电力费用降低了过去30年每年30%——这一事实通常与摩尔定律。这是完成通过减少晶体管大小而抵消成本的增加的设备和面具的水平,和提高生产率的提高产量、吞吐量和晶片大小。

晶体管的横向收缩不能无限期的持续下去,不过,因为我们的原子。例如,的鳍finFET直径约60至80个原子。很快,甚至慢版的唯一途径摩尔定律继续将创建3 d设备通过添加设备层不到比例增加成本和权力。

但是有三个发展可以使摩尔定律的重载:

  1. 自组装的设备垂直每个晶体管规模成本;
  2. 与静态RAM取代动态随机存取存储器,消除non-computation电力消耗,和
  3. 每个晶体管使用大规模多核处理器扩展能力。

这些发展的可行性是许多最近讨论的中心包括下一代电子产品。

自组装是增量开发的步骤。自组装3 d记忆细胞生产的形式非常接近3 d与非。在3 d NAND垂直链20到30创建自组装记忆细胞在一个蚀刻步骤,控制逻辑捏造的硅衬底。垂直记忆链128位是在地平线上,这相当于14年,传统的摩尔定律的路线图。DRAM替换为ReRAM,如下面所讨论的,将使垂直堆叠在微处理器内存。

美国瓦茨
从最近的一次微米/英特尔宣布3 d NAND闪存。

相同的策略可以设想在微处理器逻辑部分,包括面向垂直简单的逻辑字符串。

下一步将摩尔定律以及将创建多层次的控制逻辑和垂直内存/逻辑链。蛮力解决多层设备包的多个backside-thinned设备,常规在很薄的闪存形式因素。的引入在矽通过下一步,降低包装成本,但并没有真正给multi-generation摩尔定律杠杆。IBM已经描述了多层微处理器””。同样,这应该给绩效杠杆,但是没有成本,和权力扩展。

自组装是唯一的方法来创建cost-scalable多层次的可编程控制逻辑。好消息,有15年的工作,和一些积木已经到位。定向自组装(定向自组装)是在预生产先进的多次曝光模式。DSA使用嵌段共聚物组成的两种不同的有机聚合物连接在一个分子。做一个电功能嵌段共聚物,一半是导体或半导体,是一个活跃的研究课题,表明普通数组的设备可能是可能的。半导体材料是至关重要的。目前碳纳米管和石墨烯的研究指出了一个可能的路径。似乎可以创建标准电池,然后自定义有线的规则排列在一起,或使可编程的逻辑。

另一个自组装策略是“仿生”,其中生物绑定机制用于预制对象在特定的位置。将纳米线和肽纳米管表面证明了使用蛋白质抗体绑定,所以为什么不碳纳米管呢?另一种方法是使用DNA作为功能性电工材料可以被绑定到放置其他的DNA链。这是一个有趣的方法,显然表明最好的知道自组装逻辑——大脑的例子。

功率比例也会有增量的解决方案。根据支,匹兹堡大学的计算机科学教授,今天最大的电力行业保持DRAM更新。

沃伦·杰克逊,在惠普实验室研究,同意了。他已经确定使用“横梁记忆基于ReRAM DRAM替换”作为“机”项目的一个重要目标在惠普。机是惠普公司的愿景是去年宣布的新计算机体系结构。将微处理器从DRAM内存静态ReRAM中创建一个单独的层,类似于3 d NAND,摩尔定律的逻辑将使成本和力量的增长。

“手机电池将持续7倍的时间如果DRAM可以被取代,”杰克逊说。一个8 x改进翻译6年的摩尔定律发展。

惠普并非唯一在ReRAM工作,。横梁最近宣布商业横梁闪存,Geoff毛刺和IBM研究人员报道IBM的工作在垂直堆叠ReRAM闪存。

一旦力量流失动态内存已被淘汰,然后重点可以移动的能量损失的计算。匹兹堡的Melhem指出,电力消耗尺度介于广场和多维数据集的时钟频率。计算分布在多个处理器时钟速度较低工作具有明显的权力利益。他的团队创造了一个分析模型,展示了节约能源可以规模高达的处理器数量的平方。Melhem也清楚,“优势规模非常大的数字处理器提供的计算可以分为并行任务。”

可能一个ultra-multi——处理器执行如何?大脑是一个10 ^ 9倍比iPad处理器,并与最新的富士通超级计算机,根据一份文章在《科学美国人》。最大的区别是,大脑使用20瓦的功率,或10的- 7 *富士通计算机的力量。大脑的神经元速度只有100赫兹,和大脑达到低功率计算装腔作势的缓慢,ultra-massively并行处理。

降低功耗减少时钟速度和使用大量的核增加并行处理可能会长期摩尔定律的一部分重新引导。当前的趋势肯定多核、多处理器系统显示了前进的道路。电子不是简单的经济引擎停止,和自组装结合并行处理提供了一个可伸缩的路径重新加载摩尔定律。



1评论

DChapmanTezzaron 说:

伟大的文章,但具有讽刺意味的瓦特先生会想念一个关键能力。参照3 d产品他说:“这应该给绩效杠杆,但是没有成本,和权力扩展。”,其实是不准确的。3 d,妥善完成,产生巨大能量的储蓄。原理很简单。缩短距离意味着降低寄生电容和电感。ICs断电泄漏和切换。但开关本身并不耗电…大部分的权力去切换负载…大部分寄生。大多数3 d领域的努力一直专注于三维包装和我同意,在这种情况下,只有小的改进。但Tezzaron正在dis-integrating电路。我们传播他们垂直跨多个死而不是水平在一个死,从而大大减少信号距离,因此可以显著降低功率。 We send signals microns rather millimeters. And make no mistake, this also reduces cost. Anyone who can do more with less saves money. Since power has become the primary limiter on integration, disintegrated architectures allow much higher performance with existing technology…and that is far more cost efficient than exotic new materials and the manufacturing facilities to use them.

留下一个回复


(注意:这个名字会显示公开)

Baidu