周回顾:设计，低功耗

eSilicon首次亮相其7nm高带宽互连(HBI)+ PHY IP，是一种特殊用途的硬IP块，为2.5D应用(如芯片)提供高带宽、低功耗和低延迟的宽并行、时钟转发PHY接口。HBI+ PHY提供高达每引脚4.0Gbps的数据速率。灵活的配置包括每个通道最多80个接收和80个发送连接，每个PHY最多24个通道，每个通道有一个冗余通道，以提高产量。该部件还支持内置自检(BIST)、内部环回和外部PHY-to-PHY链路测试。支持的标准包括IEEE 1149.1 (JTAG)和1149.6 (AC JTAG)边界扫描。

Aldec添加自动FPGA分区到其HES-DVM混合验证环境。该公司表示，新功能最大限度地减少了所需的互连，可以将fpga的原型划分缩短到几分钟，而不是手动完成的几天或几周。最新发布的版本还包括SyntHESer，一个专有的HDL编译器，该公司称其性能优于第三方合成器，以及Board compiler，用于为使用Xilinx Virtex UltraScale设备的第三方板导入Verilog结构描述形式的文件。

Synopsys对此推出了112G以太网PHY IP开启台积电的N7进程支持真正的远达通道，最高可达800G网络应用。IP通过光、铜电缆和背板互连提供超过35dB通道损耗的PAM-4信令。它允许在多行结构和沿模具的所有边缘放置方形宏，并具有传输锁相环架构，用于独立的每车道数据速率，适用于广泛的高通量协议和应用。

Moortec宣布其最新的片内监控IP子系统现已在台积电的N5和N5P工艺技术。该子系统包括用于DFVS优化和变异性监测的过程监视器、电压监视器、高精度低功率结温传感器和带有AMBA APB接口的PVT控制器。

Rambus贴出其112G XSR(超短距离)SerDes PHY在领先的7nm工艺节点上，针对PPA进行了优化，使用模对模(D2D)和模对光引擎(D2OE)连接支持数据中心、网络、HPC、AI和ML应用。它支持每毫米海滨超过800 Gbps的高带宽连接，针对具有芯片分解的低功耗、高速应用，使用1 pJ/bit或1mW/Gbps功率。它符合OIF-CEI标准。

Flex Logix收到了为EFLX 4K eFPGA IP核运行的验证芯片的第一块硅GlobalFoundries”12nm领先性能(12LP) FinFET和12LP+平台。该验证芯片由4个EFLX核心(2个DSP和2个Logic，共14K lut4和80个DSP mac)组成，带有集成RAM，目前正在表征中。GF的12LP/12LP+和14nm低功耗+ (14LPP)平台上的EFLX评估板现已上市。

手臂而且台积电首次亮相一个7纳米硅验证芯片系统，使用多个Arm核心和台积电的片上晶片基板(CoWoS)先进封装，演示高性能pc soc的关键技术。它包括4个Cortex-A72处理器，一个工作在4GHz的on-die双向互连网格总线，以及一个芯片设计方法，通过一个8Gb/s芯片间互连连接，具有可扩展的0.56pJ/bit功率效率和1.6Tb/s/mm2带宽密度，通过TSMC CoWoS插入器连接。

光谱设计与测试推出了新的内存编译器针对5G应用，包括基站和边缘物联网。加入该公司现有的静态ram和注册文件编码器是UVT(超低Vt) MemoryIP inGlobalFoundries”45 RF SOI工艺，其目标是边缘AI应用，与基站的通用标准Vt MemoryIP相比，旨在将泄漏功率降低8 - 10倍。

Avery设计系统揭示了CXL (Compute Express Link) VIP，支持最新的CXL Specification 1.1。VIP支持SystemVerilog/UVM主机、设备、PHY和pipe到pipe盒子代理和模型，广泛的协议检查，功能覆盖，以及一个测试套件，以确保遵从性。

Truechip首次亮相CXL VIP，支持所有三种CXL协议和设备类型，以满足特定的应用需求。VIP还支持ARB/MUX链路管理包(almp)，用于电源状态转换请求、动态错误屏蔽和内置测试套件、序列、检查和覆盖所有链路配置，最高可达16通道和32 GT/s数据速率。

的MIPI摄像头串行接口(MIPI CSI-2)规范为更新．MIPI CSI -2 v3.0增加了统一串行链路(USL)来封装图像传感器模块和应用程序处理器之间的连接，智能感兴趣区域(SROI)用于分析图像、推断算法并进行更好的推断，RAW-24用于以24位精度表示单个图像像素。

Rambus拔开瓶塞GDDR6、HBM2和112G LR (Long Reach) SerDes PHYs产品组合，用于下一代数据中心、网络、无线5G、HPC、ADAS、AI和ML应用台积电的N7过程。

台积电认证
ANSYS的图腾和红鹰家族的多物理解决方案认证台积电的N5P和N6工艺技术。该认证包括提取、电源完整性和可靠性、信号线电迁移(EM)和自热热可靠性分析、热感知EM和统计EM预算分析。

抑扬顿挫的数字和签名全流程和自定义/模拟工具认证TSMC的N6和N5/N5P工艺技术用于最新的DRM和SPICE。数字和签到工具的增强包括扩展的EUV层支持、线后端(BEOL)层建模和线中端(MEOL)功能，而自定义/模拟工具具有加速的自定义放置和路由方法、适用于N6的通用polygrid捕获和颜色引擎支持功能，以及扩展的设计规则约束支持。相应的pdk已经有了。

导师的Calibre nmDRC, Calibre nmLVS, Calibre YieldEnhancer, Calibre PERC和Analog FastSPICE Platform已被广泛应用认证参阅台积电N5、N7+、N5P及N6制程的最新DRM及SPICE版本。YieldEnhancer增加了支持最新TSMC技术的功能，包括更简单的填充形状修改和最后一分钟的ECO设计更改。此外，Mentor的Tanner S-Edit原理图捕获工具和Tanner L-Edit布局编辑器也被添加了认证为台积电的互操作PDKs (ipdk)提供广泛的台积电专业工艺技术，用于大批量模拟IC设计。

Synopsys对此的设计工具是认证台积电的N5P和N6工艺技术。最新的N5P DRM和SPICE认证了一系列用于HPC和移动设计流程的新功能，包括间距、基台和边界单元插入以及低泄漏单元放置的新放置规则。Synopsys也是工作与台积电在DesignWare接口IP、逻辑库、嵌入式存储器和台积电N5P工艺上的一次性可编程(OTP)非易失性存储器(NVM) IP组合上进行合作。

数字
Kandou提高了C轮融资5600万美元，使该公司的总投资接近1亿美元。这笔投资将用于扩大Kandou业务的各个方面，并扩大其高速、低功耗互连设备的开发和部署。参与这轮融资的有Bessemer Venture Partners、Columbia Lake Partners、Digital Transformation Fund、Fayerweather Capital Partners、Forestay Capital、Kreos Capital、Raging Capital、Swisscom Ventures和Walden International。

波计算有了新的首席执行官EE Times报道．9月初，这家人工智能公司的前首席执行官阿特·斯威夫特因在短期融资战略上存在分歧而离职，此后桑贾伊·科利接管了这家公司。Kohli是GPS和电信领域众多初创公司的创始人兼首席技术官，包括SiRF、WirelessHome、TruSpan和Inovi，被公认为GPS商业化的主要贡献者。

查看即将到来的183新利 :面向开源设计的ORConf将于9月27日至29日在法国波尔多举行。下个月，Arm TechCon将于10月8日至10日在加州圣何塞会议中心举行。10月10日还将在意大利米兰举行2019年PCB系统论坛-米兰。本月晚些时候，芯片系统会议将于10月16日至17日在加州大学欧文分校举行，而第13届IEEE/ACM芯片网络国际研讨会将于10月17日至18日在纽约州纽约举行。