为LPDDR5棘手权衡

LPDDR5将作为人工智能的下一代记忆技术,自动驾驶,5 g网络,先进的显示,和尖端相机应用程序,它将与GDDR6争夺这些应用程序。但像所有下一代应用程序、权力平衡性能,对新技术的选择和区域问题并不简单。

这些都是很有趣的时代在内存行业。有一个新的标准与LPDDR5低功率方面,还有即将新标准在标准的DDR类别,与DDR5,。

DDR光谱包括三大类:

• 标准DDR,主要是为企业市场。在这一类DDR4是最受欢迎的条目。
• LPDDR移动,LPDDR4和LPDDR4x流行的标准。LPDDR5今年早些时候被释放。
• GDDR和HBM图形和高性能的应用程序。

LPDDR方面,通常智能手机应用程序和相关的应用程序被使用LPDDR4和4 x高绩效标准。

“这些提供很多机会的SoC利用这些低功率特性后发展出说:“提供Vadhiraj Sankaranarayanan领导、技术营销经理接口内存Synopsys对此。“如果有一个频率改变,需要在运行时,或者如果今日必须放置在深循环的退出状态,特别是当系统空闲,SoC可以降低功率,因为大多数应用程序使用LPDDR记忆是非常,非常敏感的权力。”

每个标准试图超越所有的前辈,类别,和LPDDR5也不例外。“LPDDR4和4 x跑到40到67 Mbps,“Sankaranarayanan领导说。与更新的应用程序,现有的需要更高的内存带宽,因为核心的CPU的数量正在增加。所以很常见的期望的内存带宽需求将继续变得越来越高。LPDDR5试图通过让数据的实现运行在更高的数据率高达6400 Mbps。这是相当多的跳,比今天的流行的最大速度标准,LPDDR4和4 x。

但仅仅因为数据速率高并不意味着设计应该自动迁移。

“LPDDR5谈论5 gbps-plus LP的范围,所以它比DDR4给予更多的带宽,”弗兰克说,铁负责营销的副总裁Rambus。“但是,它还是比GDDR6慢。然后它变成了一个权力和成本的权衡。如果你能侥幸的系统运行,说,与DRAM的5 - 6-Gbps范围,然后LPDDR5是一个很好的解决方案。如果仍然意味着你必须放下5、6、7的董事会和两个GDDRs放下,这是不得不做出的权衡。”

的时机当内存迁移到下一个版本的标准几乎总是耗尽带宽然后住在信封,需要较低的权力,而不是说铁。“这是我们经常给予的挑战。(一个工程团队)会说,‘我只能消耗这么多的力量。“例如,如果你有一个AI卡作为PCIe卡,包含在一个75瓦的功率预算;设计团队必须找到一个记忆系统符合预算。你必须平衡预算的50%的CPU,而其他50%的内存子系统。所以无论记忆符合那个盒子里,无论是LPDDR4,无论是GDDR6,无论是HBM除了成本——这是记忆的选择。”

设计团队经常保持一个额外的一代与现有的记忆因为他们设法优化系统多一点。但在这里,它仍然是一个平衡在改变的时候,和大多数时候可以归结为表现,尽管有时它的密度优点,铁说。

除了无处不在的智能手机应用程序,还有其他等新兴应用人工智能应用程序,和汽车应用程序发现这些LPDDR记忆极具吸引力,因为这些记忆提供这些应用程序的性能,Sankaranarayanan领导说,除了这些应用程序提供的低功耗特性。

LPDDR5,除了运行在更高的数据速率,还允许密度扩张的空间。LPDDR5达利克可以支持多达32 gbit /通道而LPDDR4后发展出可以支持多达16 gb /通道。这是可能的产能扩张LPDDR5s后发展出。同样,除了速度越高,有许多LPDDR5介绍的功能。

LPDDR5, SoC定时关闭变得更简单,因为控制器会在较低的工作频率。此外,有相当多的特性LPDDR5时信道的可靠性以及如何使LPDDR5通道更加健壮。

“LPDDR5介绍很多功能增加,提高可靠性的通道通过支持均衡决定反馈,和均衡达利克通过引入链接错误校正码记录,通过提供任何单一材料的保护操作通道,“Sankaranarayanan领导说。“还有一个低功率的特性动态电压和频率扩展。LPDDR4和4 x允许动态调整频率2,因为达利克可以存储设置两个频率点。LPDDR5增强这三个设置点。它还带来了动态电压缩放的概念,通过让达利克电压为0.5伏特的I / O操作,或0.5伏时,达利克支持更高的频率,更高的数据速率,当然,当控制器想浮达利克,因为必要的拯救力量。或者如果产品很轻,那么你可以降低频率的状态或数据速率。然后转移电压也可按比例缩小到0.3伏。”

设计LPDDR5时,涉及到的一些挑战更高速度时PHY和控制器。“这是一个新的协议,控制器而言,”他说。“它必须支持新的命令集,新的时间参数,等等就体育而言,这是一个很高的速度。从设计的角度来看,它是越来越有挑战性就像支持新协议。”

嵌入选项
这取决于应用程序,选择嵌入式内存,。

“当你处理内存,有太多你要分区,”法扎德Zarrinfar说,IP业务的董事总经理导师,西门子业务。“你可以把更多的内存芯片内。给你最好的情况从带宽的角度来看,从能耗的角度来看,因为您不需要驱动high-capacitive加载到外面的世界。同时,成本较低,因为你不需要高针数向外界沟通。”

再一次,有权衡。内存需要使用其他芯片的工艺。外部内存可以使用过程优化的内存。这使得分区至关重要。

“最佳实力是头等大事(嵌入式内存)超过70%到80%的时间,“Zarrinfar说。”与此同时,你不能忽视其他参数如面积和速度。在处理PPA,有一个记忆编译器很有意义。在这里,工程团队可以运行分析和做一个假设分析看所有的解决方案,满足他们的目标速度。你可以谈论电力优化或区域优化,但在一般情况下,你必须时钟设备在一定的速度。”

图1:什穆情节记忆IP。来源:导师,西门子的业务

在图1中,频率的范围,在显示设备的操作,以及操作电压的范围。“人们关注这一点,然后说,“我需要去快10%,”例如,“Zarrinfar说。“一个可以使用的方法是超速记忆的获得所需的速度。工程团队可能会低功耗内存,但如果他们迫切需要的速度对某些角落,他们甚至可以超速或下传动技术来满足他们的需求。这样,在全面了解设备将工作的范围是非常重要的。在旧技术,比如40纳米,这是接受看看三个角落——typical-typical, fast-fast和缓慢。向下移动到40 nm, 28 nm和22纳米,我们需要看看五个角落——typical-typical fast-fast,慢慢的,快慢,慢快中子。这复杂的。”

与LPDDR5目前最大的设计不同之处在于,它不一定是在嵌入式环境中。

“你现在有长的痕迹,LP最初设计上多氯联苯在很长的距离,“说Rambus铁。“如果你用一个人工智能应用程序,你必须看看信号终端和整个信号的完整性而言,这未必是一个挑战在以前的LP代。”