变更名称;在EDA机器学习;神经网络互连;物联网IP包;到接口IP;想象失去苹果交易。
名称更改
Arteris更名ArterisIP。该公司表示名称更改更好地反映该公司做什么,这是提供IP SoC之间沟通on-die和死亡。
导师图形也修改它的名字,继上周宣布的收购西门子已经完成。公司现在正式称为导师,西门子的业务。也许可名称的导师图形,西门子业务。
工具
Solido设计自动化宣布一个有趣的方向为公司的经验之后,他们获得了与机器学习在过去的十二年。除了宣布释放机器学习(ML)表征套件,使用机器学习的产品减少标准电池,内存和I / O特性,该公司还推出了机器学习(ML)实验室。这倡议使其机器学习技术和专业知识可用于协作与半导体公司合作,开发新的ML-based EDA产品。
节奏扩大其艺术大师Advanced-Node平台支持高级7纳米设计。工具提供了不同的布局能力,包括多模式颜色意识,FinFET网格,和模块发电机设备阵列,以及变异分析利用蒙特卡罗分析对角。联发科在最近的一次tapeout使用工具。
知识产权
ArterisIP推出了最新一代的分布式异构缓存相干互连IP, Ncore 2.0。IP目标神经网络soc ADAS和自动驾驶系统,允许自定义处理元素的集成使用嵌入式低延迟代理缓存。在神经网络中,低延迟代理缓存提供了更多的硬件,software-efficient所有不同的元素之间的沟通方式,据该公司。弹性包,它提供了功能安全特性对ISO 26262 ASIL D合规也可以。
手臂捆绑一些系统级IP为嵌入式和物联网应用程序到一个设计工具包旨在补充Cortex-M处理器家族。工具包包括CMSDK, AHB闪存缓存,CoreLink您- 200系统的IP和CoreLink sse - 200子系统。
Open-Silicon首次亮相其代茵特拉肯到接口IP核,支持1.2真沸点高带宽性能和56 Gbps并行转换器利率与前向纠错(FEC)。其他功能包括允许单个实例的核心有多个配置选择升高和多个用户和数据接口的选择。
汽车&安全
导师拔开瓶塞一个新的传感器融合平台自主车辆。该平台直接从所有系统传感器传送未经过滤的信息,包括雷达、激光雷达、和视觉,中央处理单元,实时原始传感器数据融合。它使用一个赛灵思公司Zynq UltraScale + MPSoC设备在第一代,和适应soc和安全控制器基于X86 -或基于arm架构。
导师的嵌入式核SafetyCert实时操作系统支持手臂Cortex-M4处理器。RTOS的网络已经扩展到包括一个可确认的IPv4 TCP / IP栈,和连接扩展到包括SPI和I2C。
交易
苹果通知想象力想象力,它将停止使用的IP在其新产品在15个月到两年,这样不会有资格获得特许使用金在当前许可和版权协议。想象力最大的客户,苹果公司说,它已经在一个单独的工作,独立的GPU。想象力的股票价格下跌超过60%在上周末七年来的最低点,消灭涨幅在过去一年中,该公司重组。
凌阳科技技术签署多年的许可协议NetSpeed的猎户座芯片上的IP网络,该公司将在未来的汽车信息娱乐使用出类拔萃。凌阳科技引用功能安全特性,可以实现通过ASIL-D ASIL-B配置水平。
瞻博网络使用抑扬顿挫的电源完整性解决方案的成功tapeout有史以来最大switch-chip FinFET的设计。
标准
MIPI CSI-2SM v2.0的最新版本MIPI相机串行接口(CSI-2)规范,被释放了。更新规范焦点成像和视觉上扩大范围的应用,如物联网和汽车,包括RAW-16 RAW-20颜色深度,扩大虚拟通道4至32岁,和减少延迟和传输效率(LRTE)图像传感器聚合。
的prpl基金会和EEMBC将合作在创建一个行业标准管理程序基准,重点评估新的轻量级嵌入式虚拟机监控程序的性能搭配soc与对虚拟化的硬件支持。
事件
登记开放DAC的“我爱DAC”活动,由ClioSoft OneSpin Truechip。程序提供免费进入展品周一,周二和周三(2017年6月18日- 22日)+进入四个主题演讲和DAC馆,包括SKYTalks炉边CEO聊天,三个拆解和行业小组讨论。
PLDA将举办第PLDA设计天2017年5月18日在上海,中国。事件将完全集中在作为PCIe 4.0连接,将有一个演讲者代表小组中的所有关键功能包括PHY芯片设计,验证IP, ASIC设计,控制器包括NVMe。事件是免费参加。
|
|
|
|
|
|
|
|
|
|
留下一个回复