三个新的处理器;高级合成;安全的核心;周期精确模型;交易。
工具
导师图形拔开瓶塞其弹射高层综合平台的最新版本,添加一个formal-based C属性检查器工具来自动识别和正式证明很难找等问题未初始化的内存,除以0,数组界限中的错误用户的HLS c++ / SystemC模型。
知识产权
手臂公布了Cortex-A73和Mali-G71处理器。根据手臂,图形处理器,基于新的彩虹桥架构,提供了一个图形性能,增加50%估计增长20%和40%更多的性能/平方毫米。Cortex-A73,为10 nm FinFET过程优化技术,提供的持续提高30% Cortex-A72性能和功率效率。核心授权了HiSilicon,迈威尔公司,联发科等等。节奏可用快速应用套件两个处理器,可以利用工匠物理IP和手臂流行的IP,以及使用ARM开发10 nm的方法。Synopsys对此也发表了参考实现与工匠Cortex-A73标准电池,记忆和手臂流行IP以及宣布成功的早期采用者tape-outs两个处理器。
Synopsys对此揭示了最新一代的处理器核心优化嵌入式视觉应用程序需要高清分辨率,100 x更高的性能比上一代共同愿景处理任务。完全可编程和可配置的嵌入式视觉处理器集成一个,两个或四个视觉CPU核和一个可编程的卷积神经网络引擎与视觉CPU并行运行。
安第斯山脉的技术将合并Intrinsic-ID的物理Unclonable功能(PUF)为其安全的CPU /单片机内核。基于SRAM内存的属性,Intrinsic-ID PUF技术使用随机模式相互区分芯片,使独特的标识和密钥的提取。
手臂扩大cycle-accurate组合模型的可用性与SystemC集成环境包括节奏和Synopsys对此产品。未来所有的周期模型将发布SystemC支持。
交易
梦想芯片技术许可Arteris”FlexNoC互连IP,以及额外的数据保护功能要求获得更高的ISO 26262认证,使用在欧盟委员会(European Commission) / ENIAC THINGS2DO汽车ADAS参考开发平台项目。
抑扬顿挫的模拟混合信号是基于模型的方法采用通过日立其最大的混合信号设计项目之一,说全芯片仿真时间减少到30分钟。
导师赢得了处理三星代工,这将使用生产口径和Tessent平台的闭环DFM解决识别集成电路设计模式最有可能影响生产产量。
NetSpeed选择Magillem的IEEE1685测试套件证明由其生成的IP-XACT文件network-on-chip平台符合行业标准。
Avnet ASIC以色列提供者的SoC设计、布局和生产服务,标准化在Synopsys对此的设计编译器图形RTL综合解决方案,理由是节省两到三周在整个RTL-to-GDSII时间表。
意法半导体部署抑扬顿挫的大师SmartPower技术平台,以提高自定义路由质量和性能和显著降低block-planning pin-optimization时间使用特殊的针组和指导约束。
|
|
|
|
|
|
|
|
|
|
留下一个回复