中文 英语

身体偏置的回归

这种技术可以让工程团队达到新势力低点,但它并不总是那么简单。

受欢迎程度

身体偏置卷土重来的一大片的过程节点作为设计师解决如何构建移动设备和更多的功能和更长的电池寿命。

考虑一种超低功耗无线传感器物联网设备,例如,旨在持续多年不改变电池。身体偏置可以用来创建一个ultra-low-leakage睡眠状态。

“在那个世界,你会把设备状态的Vt基本上是高达你可以现实地让它不会造成整个领域其他事情发生,如果你的操作电压太接近你的阈值电压,”解释道手臂研究员罗伯•艾特肯。“这基本上是Vt足够高的关闭所有设备,这将是值得你因为在本质上所有这些系统,能源消耗的一个来源是数量的睡眠状态。矮小丑陋的一切。如果你减少你的睡眠状态10 x权力饥渴,你使你的电池最后非常接近10倍长。”

身体偏置并不新鲜。事实上,这种技术使用在过去即使在大部分技术。但是在40 nm以散装CMOS失去功效,这就是为什么这样的公司GlobalFoundries和意法半导体交换FD-SOI

“在40 nm(散装)已经有限,”乔治•Cesana说,营销总监意法半导体。“在28 nm几乎没有。在finFET,它不工作。发生了什么是FD-SOI带回身体倾向,不仅有良好的有效性的Vt的削减,而且Vdd的范围,我们可以申请偏压,因为在我们有限的大部分技术在+ / - 300毫伏。FD-SOI,我们可以去一个更大的范围。”


图1:身体偏置在FD-SOI更有效率,因为晶体管的建设和超薄绝缘体层。氧化埋还允许更高的偏置电压。来源:意法半导体

身体偏置是什么?
身体偏置允许更复杂的控制阈值电压的设计水平。

“例如,当你想使用超低电压0.6伏,甚至0.5伏特电源,问题是,你到达一个电压非常接近晶体管的阈值电压,“Cesana说。“min-max效果,你必须保证与Vdd意味着慢快中子蔓延,与温度min-max,你可能会发现,低温/低电压是最坏的情况下。当你取一个晶体管在0.8或0.9伏在同一过程,例如,和你想要的-40°和125°C,你有一个秋千在速度、温度适中。根据电压,可以10%或15%。但是min-max不是不同,所以关闭时间并不重要。例如,当你在0.5伏之间有相同的过程角落-40°和125°C,时间的差异是3 x。你可以想象签署了时间和如此大的传播时间。几乎是不可能完成的任务。或者当你这样做时,你做很多过多,因为你有义务签署在-40年,尽管你的设备将不会在-40年。它已经在0°或更高。 If now you can have a temperature sensor, or multiple temperature sensors, inside your chip and you have a body bias generator, you can, depending on the temperature, body bias the transistor and speed up the transistor by applying forward body bias when you are at a low temperature. When you apply forward body bias, you lower the threshold voltage, you speed up your transistor, you increase your leakage. But process compensation is not a problem because you want to speed up slow transistors that have low leakage. For temperature compensation, you have exactly the same problem. You want to speed up transistors that are at -40° C or 0° C. They are at low temperature so they are not leaking. So you can play the trick.”

总有一个权衡性能和打开电路所需的电压。

“更快的芯片速度更快,因为晶体管阈值电压较低,”德鲁Wingard说,首席技术官超音速。”,因为他们打开阈值电压较低,这意味着他们不关掉,或者不关掉,所以他们的泄漏是由定义远高于慢的芯片。结果,如果你要设置infrastructure-especially电压水平,这样缓慢的晶体管的工作电压是快速晶体管太高了。最坏的情况下能量耗散和最坏的情况下热条件将当你有一个快芯片运行在电压过高,或高于是必要的。”

与技术动态电压和频率扩展,您可以利用快速芯片和玩的电压供应。”,但实际上是一个更昂贵的比有些人愿意支付,因为现在你必须有可编程电压调节器或电源管理ic芯片,有可调的事情,“Wingard说。“尤其是FD-SOI,另一种方法是使用偏差/身体偏差/看不见的第四终端来优化这些晶体管阈值电压,这样你可以慢速度慢和快速晶体管晶体管。通过这样做你可以电减少晶体管斜不同不同的晶圆或死在同一晶片。这是一个比dvf更便宜的技术,可以非常有效地用于基本上中心产量或增加产量或减少能量。”

验证注意事项
每件事都有一个连锁效应,修改阈值电压会影响设备的整体功能。

“我们正在寻找真正理解所使用的方法论,“弗林特尤德说,技术销售工程师导师,西门子业务。”可能是一个设备或细胞库,预计将在某些偏见。我们还需要了解,在设计的背景下,电压和各种权力领域,是否这些都是专门为偏置。我们需要分析这些设备或不同的库的连接。”

我们的目标是了解当前设备的偏置状态以及是否匹配过程的期望。在这种情况下,后台进程将改变设计的性能特征。

“这就是为什么你经常看到芯片,会有不同的电压操作水平,根据是否通俗涡轮模式或一个正常的模式,”斯图尔特·克拉布说,产品营销经理的导师。“工程师现在有更多的角落,他必须处理,因为有人会转身说,“规范说,我们需要一个800 MHz正常模式,一个300 MHz低功耗模式和1 GHz涡轮增压模式。做那项工作。从纯粹的时间分析的角度来看,如果RTL设计器与直流RC发电机工作很多,现在,他需要知道如果这是合成1 GHz的涡轮。是要满足我的800 MHz定期在同一电压?它要满足我非常低的权力在摆弄偏见或电源电压或别的什么吗?这引入了更多的角落。你可能会得到幸运和设计性能和最快的发现你要满足1 GHz。但与正常800 MHz,也许有很多积极的松弛,因为你设计的一部分1 GHz的设计是很好的,但是真的很慷慨的1 GHz。这样设计可以运行在1.2的一部分。 However, as a designer I don’t see that because all I get is my worst critical path. I can’t look at every single register to register timing that I crafted.”

RTL工程师倾向于over-pipeline和过度工程化,因为如果时间和功能不满足规范,它们是死在水里,克拉布说。“在大多数设计过程,除非你是一个公司一个哲学思维方式在每个RTL设计师拥有权力,每个人都在权力和耗散功率测量和分析他们在哪里浪费力量,安排后期的权力通常是第一个受害者。”

使用身体偏置
有多种方法去做身体偏置。

“有永久设置it-choosing一些值和设置它,而自适应各种各样的身体偏置或动态的身体偏置,试图得到一种扩大光谱之间更高的性能和更低的权力比你会通过固定一个固定的地方,“Arm的艾特肯解释道。“身体偏置的目的是改变阈值电压,和改变阈值电压本质上改变晶体管的运行特性。阈值电压越低,更高的性能,但也漏水的。阈值电压越高反。”

设计师还应该记住,身体偏置,我们的目标是改变阈值电压的方式更有利于你想完成什么。

“如果你想要一个漏系统,那么你基本上用身体有效地提高阈值电压偏置,”艾特肯说。“如果你想要一个更高性能的系统,你用它来降低阈值电压。自适应方案,你想做动态的方式,你可能会说,“我想要一个正常模式,然后我想有一个破裂模式。在破裂模式下,我要提高频率,频率提高的方式,我将让本质上降低所有的设备,所以他们的Vt更快。从设计的角度来看,这是一个整洁的事情。旋钮的能力,并能够动态地改变设计的真的很酷。但它不是简单的去实现它。”

第一个问题的答案是什么过程是有针对性的,艾特肯说。“如果你正在使用一个FD-SOI类型的过程,然后偏压衬底相当简单,因为绝缘子只是坐在那里。有一些力学做,但是这个过程是很容易做的。如果你使用传统CMOS,那么你需要一个三重过程,为了确保您能够隔离n-wells和p-wells,和偏见。有一个额外的步骤需要在传统CMOS装置,在FD-SOI是没有必要的。这只是第一步。下一步是,好的我想出这个主意的我要做一个身体的偏见。我该怎么做?我必须有电源的地方,连接到身体,然后是可变的电压。这是一个组合的需要提供电压的地方,和需要能够设置电压值,是否它是一个变量或几个固定值。”

开环补偿过程有助于简化这一点。“你实现块在地板上规划和place-and-route的传统方法,但你必须考虑到电网对身体也有路由的偏见,“Cesana说。“你必须把保险丝盒,像用于程序内存冗余,和你需要一些融合项目身体偏见生成器。你需要把身体倾向发电机连接到电网的平面布置图,你提供晶体管的偏见。实现相同的方式运行。我想说更简单,因为你理解过程补偿是设计减少了利润,所以关闭时间等等的融合是简单。也,你可以看到几乎快过程,所以通常你可以闭上你的设计更有信心。设计变小,你节省一些区域。当然,你必须选择不同的PVT角落的签收,但是什么都没有。”

的闭环补偿,必须添加一个小控制器。这可能是一个状态机。“那么,阻止你实现,没有RTL的变化,“Cesana说。“如果阻止你实现微处理器核心,例如,这是通常的方式实现的。当你做地板的计划和实现,你必须把温度监控在身体内部,你必须计划偏差生成器。没有什么真正的火箭科学。传统实现,把两个或三个IPs是关键所以总有身体偏见生成器生成的偏置电压偏置晶体管”。

偏压高级节点
有一些怪癖高级节点补充道。

“一个有趣的事你得到较低的节点变化的挑战,不管怎样,这是你的阈值电压绕,“胳膊的艾特肯说。“在finFET的设计,减轻一点。但是所有这些设备变化意味着,尤其是在一个自适应身体偏置方案,思考很多额外的事情,比如你的利差和验收流程是什么。当你的图书馆被描述在一个特定的Vt点和你刚刚改变了它,你怎么知道你的图书馆的特征是要做什么?”

有两个学校的思想主题。一个是,如果你的图书馆在几个特征点,然后在这些点你运行你的身体偏置和签字只是额外的角落。“另一个方法是说的太复杂,我要做电路设计技术这些东西跟健壮的路径。改变阈值电压,我本质上获得的单调变化的性能。如果我从一个低Vt Vt通过肢体偏置高,电路减缓。它永远不会加速。对于大多数逻辑门”,这是微不足道的。但对于像拖鞋,你需要注意当你设计或默认情况下不会发生。但是如果你电路设计工作经历,现在你有一个情况,你可以说你不在乎结果是如何工作的,除了基本操作点,但我要动态地构建在这个芯片运行的能力,问,“我在一个稳定的操作点吗?不,我似乎太慢了。 Closed loop gives best power savings, but there is a lot of design complexity involved in making a system that can support that.”

好消息是,今天的工具更意识到这些问题比十年前。“有工具支持帮助,”艾特肯说。“过去的工程团队花了所有的时间在工具和假装这些权力状态不存在,这样他们就不会崩溃。但是现在你可以使用工具来帮助你。”



1评论

凯文 说:

我还想知道为什么我不能让任何人承认完全缺乏任何power-modeling SystemVerilog是一个问题——你不能做dvf更不用说body-bias建模标准数字设计流程验证。

趟车就正式“谎言”。

留下一个回复


(注意:这个名字会显示公开)

Baidu