中文 英语
18lk新利
的意见

扫描模式可移植性从PSV到ATE到SLT到IST

在产品生命周期的不同阶段运行相同的结构测试的能力可以捕获更多的故障。

受欢迎程度

作者:Ash Patel和Karthik Natarajan

由于影响设计的变量越来越多,芯片测试变得越来越复杂——从设计尺寸和复杂性,到先进技术节点上的高晶体管计数,到2.5D/3D封装,再到制造变异性。所有这些结合在一起,使得测试当今的芯片和封装比以往任何时候都更加复杂。所需的测试模式的数量已经从几千个增长到几十万个,这导致了自动化测试设备(ATE)上测试时间和测试成本的增加。与此同时,“芯片测试”的定义已经超越了制造业,现在包括了现场测试。随着时间的推移,老化效应和硅退化,特别是在安全关键应用中,必须检测在终端系统中积极使用的芯片。这些因素的组合需要新的解决方案,在硅生命周期的多个节点上更快地提供测试结果——从原型的硅后验证(PSV)到自动测试设备(ATE)上的芯片制造测试,包含芯片的组装板的系统级测试(SLT),以及现场组装产品的系统内测试(IST)。

如下图1所示,在ATE阶段通过结构测试的部分零件在SLT阶段失败,验证了SLT阶段结构测试的必要性。SLT失败的一个原因可能是ATE和SLT测试环境之间的差异。能够在ATE和SLT上运行相同的结构测试(例如扫描或内存BIST)可以捕获这些故障,并提供急需的诊断功能。不在SLT上运行ATE结构向量的主要原因是在SLT上缺乏ATE中使用的测试访问机制(gpio)。这种测试访问的缺乏进一步验证了对一种解决方案的强烈需求,该解决方案将使结构测试模式能够从PSV移植到ATE、SLT和IST阶段。

图1:测试逃脱在SLT检测到的ATE。

如图2所示,Synopsys硅生命周期管理(SLM)高速访问和测试IP (HSAT)与Synopsys测试自适应学习引擎(ALE)软件相结合,实现了结构测试内容从PSV到ATE到SLT和IST的可移植性。HSAT IP解决方案重用标准HSIOs接口(例如PCIe或USB),以千兆数据速率在SoC内外访问测试、调试和监控数据。ALE分组和解分组扫描数据,以便通过HSAT IP在接口上传输。ALE读取标准测试接口语言(STIL),对将通过HSIO接口发送到HSAT IP的内容进行分组,HSAT IP反过来驱动扫描和点击网络。ALE还将芯片接收到的响应与预期响应进行比较,如果存在差异,则生成相应的故障日志进行诊断。此解决方案的独特之处在于,它使用HSIO接口的本机功能协议,因此随着协议的扩展以满足功能需求而有效地扩展。这也实现了内容在不同平台(PSV, ATE, SLT和IST)之间的可移植性。

图2:通过HSAT解决方案,扫描模式可以应用于任何阶段。

HSAT解决方案还解决了测试设计对更高带宽的需求。如今的许多soc都有高速接口,如USB和PCIe。PCIe Gen 6标准在单通道上的传输速率为每秒64g。考虑到50%协议开销的最坏情况,一个单通道PCIe Gen 6可以提供相当于160个gpio运行在200mhz的带宽。同样,无处不在的第四代通用串行总线(USB)的时钟速度为每秒40千兆比特,这对许多芯片来说都是足够的带宽。构建DFT以利用这些HSIO接口可以显著减少测试时间和测试成本。当一个芯片在WS/FT期间被测试时,它通常不会主动与其他芯片通信。将其功能接口作为测试过程的一部分是一种合乎逻辑且非常有效的方法。为了满足硅全生命周期统一测试的要求,测试必须灵活、快速。

通过Synopsys HSAT IP,使用功能性HSIO执行高带宽测试变得更加容易。设计人员可以实例化HSAT IP到他们的soc中,以无缝连接芯片DFT基础设施到接口,如PCIe、USB、串行外设接口(SPI)和移动工业处理器接口(MIPI)。这比使用GPIO进行测试的性能要高得多,并且避免了为测试目的分配GPIO引脚。事实上,根本不需要额外的引脚。与HSIO接口的连接使用可配置的Arm AMBA AXI接口和适合设计的DFT方法的FIFO。旁路模式使用GPIO引脚可用。与DFT逻辑的连接是灵活的,以适应不同的体系结构,包括可配置的扫描链、压缩和JTAG测试访问端口(TAP)支持。这些功能在许多不同类型的soc之间提供了最大的互操作性。

图3 HSAT+ALE方案框图。

综上所述,芯片测试方法在制造过程中正在发生重大变化。传统的低速接口方法仅限于ATE级。具有HSAT IP和ALE软件的Synopsys解决方案利用现有的功能HSIO,如PCIe和USB,在不增加引脚的情况下加快SoC测试。该解决方案随着新一代HSIO标准的出现而扩展。高带宽测试可以从晶圆测试到现场监控,横跨整个硅生命周期。同样的流程适用于PSV、ATE、SLT和IST,允许扫描模式的可移植性。现场重复制造测试进一步提供了SoC在芯片生命周期内性能下降的早期可见性,从而实现更完整的硅生命周期管理(SLM)解决方案。

更多信息,请访问https://www.synopsys.com/solutions/silicon-lifecycle-management/high-speed-access-and-test.html而且https://www.synopsys.com/implementation-and-signoff/test-automation/testmax-ale.html

Karthik Natarajan是Synopsys测试解决方案工程总监。



留下回复


(注:此名称将公开显示)

Baidu