看看异构集成的挑战和未来方向的post-Moore定律的时代。
半导体产业在一个新的时代,设备扩展不会继续提供降低成本或性能改进以相似的速度过去几年在摩尔定律IC缩放的指导原则。比例低于7 nm节点的成本大幅上升,需要大量的投资资本设备和研发支出为下一代光刻技术的解决方案。更高的性能需求,外形较小,密度集成,和低成本设备增加比以往任何时候都是因为取得重大进展的产品和服务为消费电子产品开发、移动设备、云计算、汽车、和各种各样的其他应用程序。而半导体行业不断进步扩展的集成电路,也把先进的包装技术来提高性能和集成,同时降低成本。
在异构集成的几个挑战之一是缩小差距的I / o可以在模具级别和董事会级别。死,这一趋势一直萎缩死与增加I / O密度大小,所以创意包装技术要求连接板的模具在如此高的I / O密度。众多发展包装技术在异构集成的设备中发挥作用,在这wafer-level扇出(WLFO)包装技术已成为一个占主导地位的过程。WLFO过程与简单的商业部署多年单模拉设计,一个再分配层(RDL)的一侧被重建的晶片,和稀疏硅地区厚重组薄片资料,导致厚包。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复