验证成本控制,但代价是什么成功率?导师的2018年验证调查提供了一些线索。
每两年,哈利福斯特的首席科学家导师,西门子业务,与威尔逊研究做一个验证研究。这些研究有许多业内人士的影响,表明,用户正在经历最痛苦,花费他们的时间,他们的团队规模和增长的钱花最好。然而,过去四年,ASIC行业基本上没有变化模式。
这项研究是今年小31%,指出有一个增长的反应来自较小的设计尺寸。虽然这可能会扭曲一些结果,大多数反应基本持平,在误差范围内。
培养做点几个显著差异结果。首先是第一个硅的成功率。“旋转的数量很重要,因为它可以作为一个代理来确定我们的验证实践的有效性,”福斯特说。“事实证明它已经相当一致的在过去的15年里,大约30%的所有项目能够成功实现第一个硅。这显著改变在2018年,只有26%的设计项目能够实现第一个硅成功。”
这个结果很可能受到较小的设计的数量可能不太成熟,在他们使用的验证方法。然后培养提到最大的变化:“没有相应的指标fpga,因此很难确定它们验证有效性。然而,我们可以看看的bug数量逃入生产。在2018年,只有16%的FPGA项目能够实现任何bug会释放到生产,这比ASIC的下降首先硅成功。”
另一个有趣的数据相关的节点使用。有很多业内人士谈论公司的抵抗运动的新节点,但看起来似乎并不支持这个数据。
在过去的两年里大量的设计从28 nm迁移到14 nm,和7海里正受到更多关注。鉴于调查数量的增加较小的设计,让人感到奇怪的是,没有一个年长的节点显示增长和表明,较小的设计也有利于新生产节点。
一些感兴趣的结果显示没有变化。例如,处理器的数量在一个设计没有显著增长,尽管结果可能不会显示所发生的极端。这是一个领域FPGA设计正在迅速追赶。的数量时钟域保持相对稳定的条件下,积极管理的设计权力是平的。
所做的一个重大变化是更多的设计被认为是安全的关键。2年从46%上升到59%。这个是汽车和工业最大的类别。有一个小得多的增加(2%)的担忧安全——一个相当令人不安的反应。
早在2014年,这个行业很震惊的增长率验证工程师设计工程师比例。值得庆幸的是,大约1:1比例趋于平稳。的数量在一个FPGA验证工程师团队继续相当适度增长,接近1:1比例,并促进认为这是继ASIC趋势与不断增长的复杂性有关。
调试仍然是最大的消费者对FPGA和ASIC设计的时间。”在规划管理这是一个重大挑战,因为调试是不可预测和项目之间有很大的差别,”福斯特警告说。
一种奇怪的趋势就是典型的回归时间减少。培养表明,这可能是由于跨多个服务器分区回归,采用模拟甚至FPGA原型。
很少的变化是语言的采用,库或ASIC设计方法除了迁移到新版本相同的标准。
FPGA社区内,有一些重要的相关迹象采用当前ASIC验证实践的好处。“没有bug的组之间有统计学意义逃,倾向于有更高的采用各种验证技术。然而,我们无法评估的有效性的方法。例如,一些可以要求使用功能覆盖但这样做可能很差由于他们缺乏经验。”
它还附带了一个警告。“也许有人会认为,项目工作在安全关键设计就会产生更好的结果的错误转义。然而,这并不是真的。”
培养表明,行业一直在寻找功能和时钟错误但是看到更多混合信号和时间错误。
最大的外卖是FPGA设计接近类似的复杂性水平相比asic和迅速采取许多相同的验证技术。ASIC团队的一个大变化是,他们正在增加问题创造足够的测试,以验证他们的设计。这不是一个问题对FPGA设计。
|
|
|
|
|
|
|
|
|
|
留下一个回复