面对不断增加的复杂性的设计布局和tapeout周期短,等到验证检查签收为设计团队设计可靠性不再实用。设计师现在必须应用可靠性验证检查整个设计流程,从知识产权(IP)水平全芯片级别,以确保他们满足tapeout时间表而确认的设计可靠性。这个日益重要的早期可靠性验证驱动需要更快的和易于使用的验证策略,可以使用在早期设计阶段。Calibre PERC可靠性平台打包检查流提供有针对性的指令码检查和一个强大的用户友好的图形用户界面,允许简单的检查选择和配置,最大限度地提高易用性和最小化运行时设置,同时保证口径准确性和信心。
点击阅读更多在这里。
留下一个回复