将外延沉积从PMOS晶体管扩展到NMOS晶体管将提高下一代移动设备的性能。
杰里米·泽连科
即使工业进入了高k金属栅极(HKMG)和FinFET晶体管的时代，芯片制造商仍在继续寻求提高器件性能的方法。应用材料的最新进展和主题之一公告今天所做的是延长外延沉积管理办公室来NMOS晶体管。除了已建立的PMOS外延(epi)工艺外，实现NMOS外延(epi)工艺使芯片制造商能够进一步提高晶体管性能，并提供下一代移动计算能力。
今天，应用材料公司宣布了一项经过生产验证的技术，以增强PMOS和NMOS晶体管，支持行业努力满足未来移动产品对更大计算能力日益增长的需求。这种性能的提高可以支持高级功能，如改进的多任务处理、增强的图形和图像处理、更好的响应能力等等。
Epi是高性能晶体管的基本组成部分，提供的速度增益相当于缩放一半设备节点所获得的速度增益。它是一种沉积或生长单晶薄膜的方法，该单晶薄膜具有与衬底相同的晶格结构和方向。
最初的epi应用是沉积毯状薄膜，以达到构建半导体器件的高纯度起点。在90nm节点，业界在PMOS晶体管中引入了选择性epi，通过在晶体管的特定区域沉积薄膜，通过扭曲晶格来引入应力(图1)。在逻辑器件中，这使得电流更容易通过晶体管，提高其性能。
图1。外延沉积过程中引入的较大原子会引起应变。
选择性肾上腺素应变工程自2003年以来，PMOS晶体管的驱动电流增加(速度更快)高达60%。为了获得类似的提升并提高芯片的整体性能，芯片制造商正在其20nm节点器件的NMOS晶体管中应用选择性epi。NMOS晶体管与PMOS晶体管的不同之处在于它需要拉伸应变;PMOS晶体管需要沿通道的压缩应变来提高性能(图2)。应用材料公司今天宣布了一种高度可制造的方法来提高PMOS和NMOS器件的性能。
图2。压缩应变的SiGe薄膜在PMOS器件的源/漏区显著提高了移动性。拉伸应变在NMOS晶体管提高性能。
这视频底漆回顾了外源性免疫的历史进展。它还包括对未来的展望，许多业内人士预计，在通道区域，epi将被用于用更高迁移率的IV和III-V族材料取代硅材料。这将是一个重大的变化，除了用于应变工程的外延外，还有望显著提高晶体管的性能。
-Jeremy Zelenko是应用材料硅系统集团晶体管和金属化产品的战略营销总监。
|
|
|
|
|
|
|
|
|
|
留下回复