平社区满足和选票

每18个月左右,IEEE满足光刻技术领先的灯光在一个非正式的研讨会,讨论国家和未来的我们的工艺。今年的活动发生在弗吉尼亚州威廉斯堡殖民地恢复辉煌的六月。主席末底改罗斯柴尔德和Lars Liebmann组装技术程序,不仅对半导体光刻技术制造,而且更大的技术和经济背景。

稳步推进的与会者听到EUV光刻ever-receding HVM插入窗口,多波束的仍然没有兑现潜力电子光刻,各种风格的193海里浸没式光刻技术的扩展与沉积和自我组装,等等。但他们也听说过石墨烯和纳米管电路元素,设计选项,3 d芯片和NEMS继电器盖茨非常低功耗。

最后的演讲和辩论,参与者被要求把自己在公司的研发主管的位置,依靠领先的制造设备。如何将有限的资金投入?每一个与会者都得到了100美元的假钱申请25纳米技术的近期发展2014年和另一个100美元的长期应用,2020年13海里等效。钱怎么花?

在短期内,41.2%的资金走向多重曝光193海里浸没式光刻用自对准定位器,减少掩模曝光或litho-etch litho-etch。第二个选择是三维集成,以18.1%的资金。电子束光刻后EUVL排在第四,。所以,参与者似乎相信,现在工作的方法将奖励投资另一个两年。

长远来看,顶尖高手的对决更均匀资助。电子束直写以微弱优势胜出指导自我组装26.4%至25%,而与18.6% (EUVL排在第三http://www.lithoworkshop.org/investment-results/)。如果实际研发资金模仿preferences研讨会的专家,技术世界会有所不同!速度可能进步如果EUVL收到Sematech只有18%的平预算和其他花在其他技术?

EUV光刻
怀疑EUVL上表达可能导致从众多问题公开研讨会参与者知道他们不能直接引用。可以肯定的是,乔斯Benchop ASML的进展报告所有六个预生产EUVL工具运送第一个NXE / 3300 b HVM扫描仪0.33 na光学有印刷第一晶片。然而,到了EUVL程序可以瞥见了,真正的操作困难。

燕Borodovsky英特尔总结一些担忧他在表示在最近表示在毛伊岛(EUVL会议www.euvlitho.com/2012/p1.pdf)。Borodovsky探索使用困难的“cut-mask”步骤的EUVL英特尔的“line-and-cut”互补HVM在14纳米光刻技术范式。他发现减少随机边缘位置错误的积极的基调EUV抵制20 nm接触,像是特性需要约3海里抵制敏感度低,中间集中的1000 w EUV功率数量级大于当前的目标。此外,面具的3 d电磁场效应会产生不同的图像扭曲沿接触缝在不同的位置,需要广泛的OPC的适当的模式。有待开发快速、精确的近似方法需要验证芯片OPC方案。其他演讲者还担心面具,特别是多层反射器的粗糙度阶段。在关注,这些波动可能影响不大,但是仅仅50 nm的最佳焦点;他们制造一个“缺陷”的海洋随机光盘误差为10%在黑暗22纳米线。在大NAs挑战似乎更糟。

三维
相比之下3 d堆叠的前景和在矽通过似乎更有前途。今天的“3 d”芯片生产主要是“2.5 d”硅插入器技术,但相关工具正在行使和广泛真实的3 d等待更好的设计工具和标准,据一位演讲者。另一个预测,胚根端胚乳的模块化设计和流程灵活性会降低芯片栈相比,今天的SoC范式。所需的0.25微米叠加精度已经证明与一个完整的8英寸晶圆,低温叠加方法所描述的杰里米·Muldavin麻省理工学院的林肯实验室。堆放时晶片充满厚度,但oxide-to-oxide结合底物被移除后,离开15微米的硅。林肯实验室组建了异构晶片类型3活性层。晶片上的步进错误的字段添加明显叠加误差!

罗伯特·帕蒂Tezzaron描述半导体公司的进展“dis-integrating”逻辑芯片和内存的堆栈。DRAM堆栈,例如,控制器芯片可以使用一系列逻辑进程的内存芯片可以构建低泄漏。净效应是极大地提高功率效率和更高的收益率。3 d的收益率怎么能高于2 ?DRAM是修复的细胞,可以切换使用冗余的字符串替换有缺陷的。在3 d中,如果你的备用字符串有一层,您可以使用另一个。据帕蒂·可修性增加的速度比defectivity层增加!

定向自组装魔法
块丙烯电影可以说服自己组装成看似有用的模式一致物理步骤在一个晶片(grapho-epitaxy)或化学模式表面上(chemo-epitaxy)。但如果模板是模棱两可的,允许一个以上的模式形成了吗?

麻省理工学院的卡尔·伯格伦展示了一系列稀疏广场的化学涂层的帖子可以作为模板垂直方向或水平方向振动的聚合物条纹。如果偶尔被一双密集,一对可以迫使当地线的取向模式东方那个方向。其他明智地将对可能导致条纹形成L-bends,行结束和其他类似金属互连层的模式。同样的印后模式(以最小的电子束个性化)可以用于很多设计,如果连接富达可以证明。

除了互补金属氧化物半导体
即使我们可以构建半导体芯片,14日10日7和5 nm基本规则,必须有一个新的东西取代CMOS。那是什么呢?Sanjay Banerjee教授所描述的德克萨斯大学奥斯汀分校的工作纳电子学研究倡议一些选项:“自旋电子学”、“声子”和“orbitronics, pseudospintronics。“都试图减少能源消耗对蓝道极限。其中,最引人注目的似乎是“pseudospintronics”将采用双层石墨烯的独特的量子属性进行信息处理。

在Banerjee提出的双层pseudoSpin场效应晶体管(BiSFET),空穴和电子传播在不同的石墨烯表一层绝缘体隔开。正确大门时,空穴和电子将绑定到激子和Bose-condense,大大增加了绝缘子隧穿电流从而切换BiSFET,所有在室温下!这种投机的想法吸引了7%的长期投资在最后的调查!

最后一句
2012光刻车间发生在一个转折点,当制造技术以及市场动机正在改变。今天,功耗比速度更重要消费者和大多数商业应用。超快,耗电芯片仍可能被出售的超级计算机驱动高频股票交易已经证明这样有利可图的对一些人来说,即使谷歌和Facebook的巨型服务器农场现在低成本和低功耗芯片的需求。

当拖延已久的研发项目失败的应对环境的变化,甚至技术成功会导致商业失败。备用方案,适应环境变化的要求。协和超音速运输的教训和航天飞机,据一位演讲者。光刻技术社区是体验的崩溃EUVL工程?我们会知道接下来的时间IEEE光刻车间18个月。