广泛使用的2.5 d仍至少一年从成为一个可行的选择,但具体技术要求被识别。
半导体行业仍处于发展的早期阶段的2.5 d,但当这些设备做的出来,使用的IP将全新的,资深的工程总监根据哈维尔DeLaCruz eSilicon。
“IP引起的最大风险,你要在这个实现中,”他说。“一切在这里让那些asic的2.5维结构并不是different-same硅的厚度;同样的过程;你的小疙瘩。但是现在你在处理不同的ip,只是为了这个。”
将IP为2.5 d设计不同的是,距要小得多,更加并行接口,内存是1024位宽与128位宽,DeLaCruz说。
内存IP供应商都在这工作,他说,因为“每个人都知道没有DDR5。在DDR4 DDR结束。人做高密度内存是一个特殊的品种。他们需要适应或市场向着错误的方向,因此他们都是追逐宽I / O记忆的机会。”
产品营销总监凯文•伊在IP组节奏,说IP从控制器的角度来看是不会有什么不同,而是为2.5 d内存,它将反映出需求特定于该空间。
“我们没有设计IP不同,有不同的要求,体育,因为HBM(高带宽内存)很宽。通常一巷128位单通道,你可以有很多渠道。现在你要插入器。从知识产权的角度我们不做太多不同的事情。就像每一个技术——PCI-E, USB等。——他们有他们的规格和要求。HBM有自己的规格和需求,我们设计的HBM规范。通过插入器的这一事实没有改变,我们要开发的IP。这只是另一个规范需求。”
与此同时,伊指出,“因为你处理一个插入器,它从系统集成的角度略有不同。你现在有这么多互连通过插入器的。基本上一个插入器只是另一个董事会。这有点不同于将一个包直接到董事会。microbumps可以10微米的数量级——非常小,而在大多数董事会,I / o 25到40微米大小。现在你说大约10,所以是的,更为严格的要求。但从知识产权的角度来看,这是一个规范,我们处理了。”
解决集成问题,节奏和其他工作更紧密地与包装公司等公司和日月光半导体。
2.5 d的局限性
退后一步,拉维同,Atrenta的家伙,指出2.5 d是一个中间步骤的道路上真正的3 d异构集成多个死去一样堆在一起。“2.5 d是堆栈现有模具的能力之上的一个被动的插入器——它甚至可以是一个活跃的插入器死。可以堆叠多个模具顶部插入器的死,这是主要扮演一个互连中死亡之间的连接信号。理想情况下,您可能这些死亡堆积在上面插入器的异构技术——你可以有一个28 nm,你可以有一个IP或者死在40纳米技术堆叠上的插入器死,也是一种完全不同的技术节点。”
2.5 d体系结构的限制,整个死已经沟通插入器通过键垫和撞钉。
”会有一个你要融合的物理结构插入器死,”做出解释。“你要占建筑的IP,而并非如此如果整个SoC在一个单片死。进入画面,成为了主要功能的评估成本的权衡,因为今天的技术。球场的microbumps更为广泛。即使你可能有一个16纳米技术,microbump本身将会显著更大的尺寸和间距。他们需要一个相当大的区域的IP。这就是整个寻路变得非常重要的概念来分析它是否有意义。如果你有一个架构,你决定去一个2.5 d实现,决定是否你想要四死在一个插入器或八死上一个插入器是一个权衡,你需要能够相当准确,因为这是对成本产生重大影响。”
测试出现问题
再次,不同的IP本身不会2.5 d,另一个问题,需要占2.5 d的可测试性设计是IP。
“IP是独立的,不一定SoC的一部分,进入2.5 d系统IP确实有自己的测试要求,主要是好死需求和其他需求IP现在必须满足,“说苏尼尔Bhardwaj, Rambus战略关系主管。“具体地说,在一个系统中IP是独立的2.5 d插入器,它需要更多的自测内置IP,而不是依靠测试的SoC提供很多刺激,所以你可以想象,当它成为离散和进入2.5 d系统,该公司创建/拥有2.5 d希望每个死去,进入系统被证明是好的。如果不是嵌入,如果它是一个离散的芯片,最好的方法是构建自我测试”。
拥有2.5 d收益率
由于上面提到的问题,以及其他相互依赖性的2.5 d,生态系统的设计、制造和包装是收紧的。“2.5 d和3 d,铸造厂介入,包装人参与,IP公司参与开发人员参与。整个生态系统更加紧密合作,确保一切工作在一起,“节奏的绮说。
生态系统的一个突出的问题是哪个政党将负责收益。
“我们仍然工作,但在某种程度上有很多共同发展和合作伙伴,这取决于最终顾客,谁将会提供什么服务。在很大程度上,这就是收益率总是铸造责任的一部分,”他补充道。
此外,DeLaCruz同意,谁拥有的收益率为2.5 d是一个困难的问题。“从我们的角度来看,因为它是我们的业务,我们将不得不自己的设备,产量我们设计和审查这些技术。这不是关于100%的收益率。第一步是一个非常著名的产量,然后我们可以搬到一个更高点。”
|
|
|
|
|
|
|
|
|
|
[…]IP来满足2.5 d需求[…]