创新的基于可扩展设计的护理区域方法用于生产中的缺陷监测

作者:Ian Tolle, GlobalFoundries, Ankit Jain, KLA-Tencor

摘要
近年来，在检验工具[1,2]上使用基于设计的护理区域来表征缺陷已经得到了很好的确立。然而，由于护理区域创建和检查配方设置所涉及的复杂性，实现通常局限于特定的工程用例。此外，在每个检查步骤和每个设备上创建、组织、优化和审计所有这些护理区域可能很耗时。在这项工作中，我们展示了一种新的方法，用于在半导体工艺流程的所有检查步骤中实现NanoPointTM护理区，使用特定于技术的护理区生成规则集，而不是针对特定缺陷(DOI)的规则。该方法通过基于模式密度将护理区域覆盖分为高灵敏度、中灵敏度和低灵敏度区域，实现了整个芯片的最佳配方灵敏度。此外，这种方法本质上是可扩展的，这意味着护理区生成规则只在每个技术节点中定义一次，因此，可以为技术节点中的任何芯片设计自动生成护理区，而不需要用户输入。用这种类型的护理区域创建的检测配方在大批量制造(HVM)晶圆厂的跨产品缺陷分析中表现出一致的敏感性。

我的介绍。
随着设计规则的缩小，晶圆上印制的图案越来越小，晶体管密度也随之增加。小于28nm的技术节点可以通过利用先进的多图版技术(如系列蚀刻(LE)n)、自对准双图版(SADP)和这两种技术的其他变体来打印小特征。随着模式越来越小，被归类为非致命缺陷的小缺陷会导致成品率和可靠性挑战。此外，打印更小的图案需要多个硬掩模，导致更多的薄膜沉积，更多的材料需要清洗和更高的变异性在过程中。此外，为了提高性能，通常使用不同的材料来处理通道上的应力/应变，也使用外来材料来制作金属闸门。

由于这些复杂过程的性质，过程控制变得至关重要。监测系统和随机缺陷是至关重要的，以确保工艺在允许产生芯片的范围内。逻辑制造制造站点(晶圆厂)通常拥有由逻辑块和内存块组成的产品芯片。虽然内存块通常是重复的数组结构，但逻辑块可以由自定义路由组成，从而导致全新的模式热点或弱点。发现任何系统的薄弱设计位置并向工艺团队提供反馈是晶圆厂解决内联问题的常见做法[1,2]。在良率学习过程中，关键是要确保设计打印中的任何弱模式都是可靠的，并且可以在线监测。传统上，如果故障位置很少，可以使用CD-SEM。然而，如果该特性不是一致的失败，那么依赖于使用CD-SEM的几个模式可能是不切实际的。根据芯片的设计，每个芯片的Litho热点数量可以从数百个到数百万个不等。在这种情况下，使用有图案的晶圆检测工具来检测内联缺陷。

典型地，有两类图样检验工具-光学和电子束。由于电子束工具不像光学工具那样快，获得完整的晶圆读数是不实际的。对于光学工具，一般有两种类型的平台:一种使用窄带激光作为照明源，另一种使用宽带灯泡作为照明源。KLA-Tencor的光学图样晶圆检查器，29xx宽带等离子体(BBP)工具，使用高强度激光泵浦等离子体光源，具有可选波长带[4]，可以监测复杂薄膜堆栈上的不同工艺水平。该工具还可以通过放置设计指导的护理区域来提高检测逻辑块的灵敏度，该区域可以显著降低关键模式周围的噪声，从而增强缺陷的检测。这种基于检测的设计被称为工具上的NanoPointTM能力。各种论文[1,2,3,4]讨论了NanoPoint监测和帮助可靠控制设计热点的能力。

本文的其余部分讨论了在HVM解决方案的生产中实现NanoPoint护理区域的问题，测试的方法和结果。

2问题陈述
根据设计制定护理区域策略，使BBP工具能够检查与其他噪音较大的区域相比噪音较低的位置。基于设计的护理区域通常在晶圆厂的设计环境中创建。有多种方法可以生成设计护理区域——例如，单元搜索、模式搜索、来自OPC / Litho热点的反馈和基于规则的护理区域。通常，模式搜索和单元搜索是在从其他来源(如故障分析(FA))了解关键模式后反馈已知问题的方法。这些技术可用于聚焦关键细胞进行检查，如扫描链等。这种方法的问题是，虽然它优化了功能设计的关键领域，但它并没有优化光学工具所看到的东西。

基于规则的护理区域通常用于发现OPC / Litho模拟无法预测的新热点。为特定设计创建规则需要了解设计变量，如线间距、线的最小和最大粗细等。使用标准验证规则格式(SVRF)或物理验证系统(PVS)创建规则。通常，SVRF[6,7]用于设计规则检查(DRC)和其他目的。但是，创建护理区域使用了相同的语法。文本框1中显示了一个示例SVRF语法，用于在设计上的当前层存在的地方创建护理区域。Metal1是第一个金属关卡的设计层。Active_temp01变量通过名为CAB(护理区域边界)的变量增长设计。这样可以在检查工具上创建护理区域，同时考虑到光学检查器检查设计的能力。护理区域可以通过使用不同类型的规则来创建，例如密集细线，尖端到尖端等。

设计中的每一层口罩都有不同的设计，这导致了对护理区域的不同要求。需要为每一层检查创建适当的护理区域。此外，不同的客户胶带有不同的设计，导致不同的热点，从而导致一个繁琐的护理区域策略。
为每个产品的每个面膜级别维护护理区是很麻烦的，特别是在>5胶带的情况下。由于使用基于设计的护理区域获得更高的灵敏度是有价值的，因此创建一种方法来拥有简单的、可扩展的基于设计的护理区域，它可以支持多个设计级别，也支持针对给定设计规则的任何设计的可伸缩性，这是至关重要的。

文本框1:创建“活动”护理区域的SVRF规则。

3方法和结果

A.优化不同区域的灵敏度
在前端线(FEOL)中，通常从设计翅片和STI区域开始，然后是栅极以形成晶体管。根据设计规则，用于形成一个完整芯片的掩模数量可以在20 - 60个之间。每个掩模层都有护理区是很麻烦的，但是假设工作的晶体管电路需要翅片和栅极区域，这就简化了为所有FEOL创建一个单一的护理区。

图1显示了FEOL护理区域的示例。设计显示为黄色的门模式和粉红色的鳍模式。半透明的颜色表示护理区域或“阈值区域”，如图所示。检查灵敏度分为5个区域。这意味着检测配方将以自己的噪声底运行每个护理区域，并针对不同区域优化不同的缺陷检测。数组运行单元对单元的检查，以最大限度地提高重复模式的灵敏度。PF(相框)运行在SRAM的边缘，因为通常这个区域比SRAM的中心更嘈杂，并且在早期的研发中容易发生过程系统化。密集护理区覆盖最小间距逻辑块，包括门和鳍结构。从检测工具中，与芯片的其余部分相比，最小间距鳍片和栅极结构的光学图像通常是均匀的深灰色级别和低噪声，其中开放区域和稀疏结构更亮，灰色级别更可变，噪声更高。因此，设计用于覆盖最小间距结构的护理区域也将近似于具有最大检查灵敏度的安静黑暗区域，以捕获感兴趣的小缺陷。 The SPARSE care area is designed to cover the highest noise regions of the chip, such as non-critical structures like FILL areas, Blank areas, Fat gates, floating active areas (non-transistor blocks), Device Guard Rings, etc. These blocks typically are large design rule and the transitions of these structures may lead to systematic defects which are not yield-limiting. The fail mechanisms in this region which actually affect yield are typically much larger and therefore easy to detect. Therefore, this region runs at a different sensitivity during inspection. Finally, the ACTIVE care area is the region which covers everything else, in other words, design relevant care areas which are non-dense and non-sparse, covering transition areas, edges of dense blocks.

图2显示了BEOL护理区域的示例。在本例中，双向最小间距金属1 (M1)设计用白色表示。图1中相同的半透明颜色被重复用于密集、稀疏和主动护理区域。密集覆盖最小宽度和最小空间金属线。SPARSE覆盖粗金属线，ACTIVE覆盖所有既不是稠密的也不是稀疏的。

在这项工作中，我们描述了应该使用哪些pitch作为密集护理区域的输入，最大化可检查区域，同时最小化该区域内的灰度变化，以便最大限度地灵敏度小缺陷。对FEOL和BEOL进行了各种设计实验(DOE)。对于FEOL护理区，需要综合分析翅片宽度、闸板宽度和翅片间距、闸板间距。为了研究的目的，我们固定了门的宽度/空间，因为在密集的逻辑块之间没有太多的变化。通常，所有密集逻辑都已设计为最小门间距(间距指1个最小门宽度和门空间)。翅片的间距实际上是fet和pet宽度以及NFET- pet空间，因为逻辑块通常由交替的fet和pet器件组成，每个器件由一到五个翅片组成。对于BEOL护理区，节距分析仅仅是金属线宽度和空间。

图1:FEOL护理区域的可扩展护理区域策略。设计中粉红色为鳍，黄色为门。

图2:Mx设计的可伸缩护理区域(如图M1所示)。M1是白色的。

用于量化哪个组合导致最佳灵敏度的度量标准被定义为在晶圆上检查时每个护理区域的灰度变化范围。如果变化低于100个灰度级，噪声地板是相似的，这导致密集区域具有最大的“密集”模式覆盖而不损失检测灵敏度。从图3可以看出，捕获缺陷的灵敏度与检测缺陷的灰度成正比。如图所示，在较暗或“密集”区域检测到的缺陷数量较少，与较亮或“稀疏”区域相比，噪声较小。图4说明了灰度变化作为密度阈值的螺距函数的归一化图。对于FEOL，节距为fet到pet空间，对于BEOL，节距为金属线宽度/空间。图4显示了在密集区域使用高音乘法器增加更多的区域时，噪声会增加。图4表示，如果DENSE只包含1个设计规则关心区域，那么就会有更少的噪声和低灰度(GL)变化，从而获得最高的捕获DOI的灵敏度。随着更大的设计被添加到相同的护理区域，它会变得更嘈杂，导致更高的GL变化，从而导致DOI的检测减少。

图3:灵敏度作为噪声和灰度的函数。

图4:灰度变化与捕获率成反比。

b . Handlingmultipleproducts / layersinagivendesignrule
由于所创建的护理区域策略对于检查来说是工具灰度级别的函数，因此所使用的设计乘数被编码在脚本文件中，该脚本文件可以对任何给定的设计文件(以OAS格式或GDS格式)进行操作，从而为FEOL或BEOL护理区域创建五个区域护理区域策略。这意味着，无论为新磁带提供任何新设计，都可以通过运行单个脚本文件来创建护理区域，该脚本文件使用设计并创建可检查的护理区域。以前的设备运行每个区域的灵敏度设置也可以复制到新设备，从而为任何新设备胶带自动设置检查配方。这种方法导致了一致的护理区域策略，从而导致了生产场景中给定设计规则的一致检查配方设置。

图5:每个设备护理区域的数量和护理区域的时间比较。

图5说明了在1倍设计规则下为一台设备创建的护理区域数量减少的结果。对于FEOL护理区，在POR方法中，每个关键的口罩步骤都用于创建护理区，最终产生22个需要检查的护理区。如果使用Gate和Active block方法将FEOL护理区合并，则只需要9个护理区进行关键检查步骤监测。这使得护理区域的管理更容易。

图6显示了使用每个新产品(POR方法)设计的护理区设置与可扩展护理区设置的比较图。如图所示，得到结果的时间大大减少，从而提高了检查配方设置的效率和一致性。

图6:每个设计的新设备的时间比较。

四。结论
我们发现，使用这种方法，对于给定的技术节点，护理区创建独立于设计本身，因此可以扩展到任意数量的带出。使用这种方法可以实现护理区域生成流程的自动化。这将使应用工程师更快地获得结果，提高效率，并在HVM场景中保持跨产品缺陷分析的一致性。未来的工作包括在较小的灾难恢复地区实施这一战略。

诉致谢
作者要感谢Hoang Nguyen和Sumanth Kini帮助推动这个项目。

六。参考文献
[1] A. Srivastava, H. Nguyen, T. Herrmann, R. Kirsch和R. M. Kini，“热点的在线检查和监控策略”，《IEEE半导体制造学报》，第29卷，no. 1。4，第299- 305页，2016年11月。
[2] D. Van den Heuvel等人，“先进光版印刷的工艺窗口发现方法开发”，2016年第27届SEMI先进半导体制造会议(ASMC)，萨拉托加斯普林，纽约，2016年，第65-71页。
[3] M. Daino等人，“14纳米技术64节铜线互连的线端空隙缺陷改善，”2016年第27届SEMI先进半导体制造会议(ASMC)，萨拉托加斯普林，纽约，2016年，第60-64页。
[4] A. Srivastavaet al.，“漂移场景中在线监测的非传统检测策略:缺陷检测”，2016年第27届SEMI先进半导体制造会议(ASMC)，萨拉托加斯普林，纽约，2016年，第197-200页。
I. Tolle, A. Jain, M. Plihal和S. Kini，“SPC缺陷监测的新方法:可归一化分集采样:缺陷检测”，2016年第27届SEMI先进半导体制造会议(ASMC)，萨拉托加斯普林，纽约，2016年，第83-86页。
[6] S. Laurent，“使用calibre SVRF规则文件的微电子“掩模模式”的物理验证”，纳米级技术集成系统设计与测试国际会议，2006。2006年贸易工业部。，突尼斯，2006，第91-93页。
Mentor Graphics文档，“标准验证规则格式(SVRF)手册”，Calibre v2005.3-6.10, 2005年9月

正如发表在SEMI先进半导体制造会议(ASMC 2016)， 2016年5月16日至19日，纽约萨拉托加斯普林。