finfet有多可靠?

汽车和工业领域严格的安全要求正迫使芯片制造商重新审视可能影响设备寿命周期内可靠性的许多因素。

其中许多担忧并不新鲜。电过度应力(EOS)，静电放电(ESD)和电迁移(EM)是很容易理解的，EDA工具已经解决了多年。但随着芯片复杂性和密度的增长，由于几个原因，它们正成为更大的问题。首先，为这些市场开发的一些芯片预计可以使用10到15年。其次，芯片本身更加复杂，因此汽车oem和一级供应商现在要求的粒度比其他市场更高。

João Geada说:“以前，模拟模块很小，芯片更小，只要运行几个SPICE模拟，你就会感觉很好。有限元分析软件．“但当设计有数十亿个晶体管时，这就不再是一个可扩展的答案了。”

同样地，拓扑检查工具在过去已经足够有效地用于EOS分析。Geada说:“拓扑检查只查看特定晶体管的门，以及路径是否可以追溯到高压信号，而完全忽略了路径的状态。”“它并不真正理解电压调节器，以及人们现在在芯片上安装的所有这类花招。对于较小的设计，这是一个可行的策略。但这又是一个规模问题。今天，需要基于模拟的方法来给出与硅相匹配的答案。”

其中一些是特定市场的。“当你在处理手机或一次性电子产品时，你会遇到一些故障，那就顺其自然吧，”他说。“但当你处理工业电子产品、工业实体、汽车电子产品或航空电子设备时，这些都是问题领域。问题是它们需要预期寿命。你不可能出现无法解释的故障，所以突然之间，可靠性变得重要得多。在过去，可靠性空间被分割成更小的设计，更大的几何结构，可以用更原始的方法进行分析。但ADAS系统有数百个ecu和非常复杂的电子设备来分析实时视频流，所有这些都需要实时解析。它基本上就是一台装在车里的超级计算机。我们目前的分析方法无法处理电子设备的这种规模。必须有一个更正式、更严格的策略，尤其是在设计周期缩短的情况下。”

对于用于汽车等安全关键应用的芯片来说，更重要的是设计要绝对完美。“不再是挥手说它在测试器上运行良好的选择。您必须知道它在所有可能的使用场景下都能继续工作。因此，你需要处理可靠性的系统，就像静态时序分析对时序所做的那样——一种正式正确的方式，以确保宇宙中或系统中没有可能的向量，可以导致导致芯片自我炸焦的事件，”他继续说道。

EOS是这些问题的核心。如果在栅极处施加太大的电压，它会淹没薄电介质，特别是在高级节点，这反过来又会破坏晶体管。在大多数情况下，如果EOS事件发生，芯片就会失效。

图1:笔记本电脑IC电应力过大的结果，过热融化了塑料外壳。资料来源:维基百科

EOS通常是由一个糟糕的设计或一组意想不到的模式引起的，这些模式使电压增加到超出它可以处理的范围。通常情况下，这种情况会在很小的电压下持续很长时间。

Geada说:“我们担心的大多数情况都是一伏左右，但它们只是持续了足够的时间来破坏电介质。”“电介质基本上是一两个分子，所以它们真的没有能力承受长时间的电压力。”

相反，ESD通常是由外部事件引起的。走在地毯上的人会产生静电荷，在高压下静电荷会迅速释放。这基本上相当于闪电击中芯片，它需要与避雷针为建筑物提供相同的接地。当ESD事件发生时，设备超出了规定的设计公差。

“客户一直要求他们的代工厂或内部建模团队对设备及其在这些故障条件下的行为进行建模，”at的产品营销经理马特·霍根(Matt Hogan)说Mentor是西门子旗下的企业．“有了晶体管或二极管，你就得到了一个小信号模型，这是SPICE模拟通常运行的模型。”

这用于亚阈值分析，通常依赖于工程团队工作的电流电压特征波形。

霍根说:“当我们学习电子学和晶体管时，我们被告知要远离底部的非线性区域，这是每个人都试图设计超低功耗和异步设计的亚阈值区域。”“曲线的另一端是ESD事件发生的地方。你只是把这么多的能量通过这个设备，希望它的尺寸足够大，可以存活下来。更有可能的是，你的ESD器件是一个牺牲器件，它最终会爆裂，但保留了电路的其余部分。”

他说，EOS需要从晶体管的角度来看待，以理解栅极氧化物上施加了什么压力。“我最喜欢的一张图片是，如果你有一个小晶体管，它被开关了，比如说1.8伏，你有它的大连接连接到3.3伏，你会得到这个设备的氧化物击穿，因为氧化物被拉到一个比你实际开关的电压更高的电压。这并不是直接的失败。随着时间的推移，这是一个失败，所以它属于用SPICE模拟器模拟它的微妙可靠性类别，但要确保使用正确的向量来刺激电路，功率域，并确保你在波形中寻找微妙的差异。”

由于氧化物击穿，连接到两个不同vcs的晶体管容易受到长期性能下降和可靠性问题的影响。
(来源:Mentor，西门子公司)

仅仅是为这些完全依赖SPICE的更传统的验证技术找到正确的向量也是一个挑战。“我们甚至不讨论计算时间，”Hogan说。“有50亿个晶体管，让我们只讨论如何让矢量暴露这个晶体管的大部分被绑在错误的电位上。我最喜欢的下一个例子是，当我有一个内部由1.8伏供电的IP，它从外部连接到另一个功率域，也是1.8伏，但它们是不同的功率域。我如何生成正确的向量并运行足够长的模拟，使它包括我的功率模块，其中1.8伏的功率域以正确的顺序(或实际上是错误的顺序)打开和关闭，以暴露这段IP实际上有两个不同的功率域试图驱动它并与它对话。从SPICE模拟的角度来看，这是一个挑战。”

ip提出了两个级别的可靠性认证挑战——内部验证和更大实现环境中的验证。
(来源:Mentor，西门子公司)

finfet的影响
在基于finfet的设计中，EOS问题更严重，因为长鳍片充当了基片与结的接触点。

“这些真的是很好的热电阻，”David Burnell说，他是一名高级设计工程建筑师，在IP组节奏．“它们可以很好地防止晶体管中产生的热量散失，所以任何一种电压漂移都可能导致过去相同数量的热量，现在会导致温度上升得更高。这使得finfet更脆弱，因为更薄的导线、更薄的结和更薄的栅氧化物。”

这就产生了可靠性挑战，进而需要更多的模拟。但对于EOS来说，它还需要工程师在SPICE模拟上进行搜索。“我们为直流和瞬态模拟设定了电压水平，”Burnell说。“如果一个设备中的任何两个电压超过这个范围，我们就会看看情况有多糟糕。这是一种粗糙的监视器。”

如果EOS不是灾难性的，它会加速老化过程，并可能导致自热。这并不是全新的，这些效果现在已经包含在角落模拟中。但要把它们都抓起来是很困难的。

“你担心的事情是热载流子老化的增加和增加NBTI(负偏置温度不稳定性)老化，因为这些老化机制的运行速率作为超应力电压的函数急剧增加，”Burnell指出。“我们必须将其整合到所有短暂模拟游戏中。我们要担心的是，如果你在一种模式下停了很长一段时间，然后切换到另一种模式，它还能工作吗，因为两种模式的老化是不同的。作为提高可靠性的一部分，现在即使是老化模型也提供了最坏情况下老化的选择，为千分之一或百万分之一或百万分之一。所有这些都变得越来越明确，也越来越难以实现。当我们进入汽车行业时，他们希望设备的适应性有更细的粒度。他们希望对芯片上可能发生的所有不同故障机制都有比特率。所以除了老化，第一个领域是EM(电迁移)。以前，我们通常确保所有的电线都保持在一定的电流密度下比如在110°，或者某个最高温度下。现在我们不仅要确定它，还要确定金属的局部温度。 And automotive customers would like us to determine the FIT (failure in time) rate basically for every piece of metal in our design.”

今天，没有单一的工具或解决方案可以分析EOS、ESD、老化和可靠性。然而，鉴于oem和一级公司的需求不断增长，这很可能在不久的将来实现自动化。

在那之前，伯内尔说从ESD开始。“你从ESD开始，有工具可以做到这一点。他们确保你把所有东西都连接好了，确保你在主要二极管和夹具之间的点对点电阻测量，以及你放置在适当位置以最小化或处理这些非常高的电压事件的东西是足够的。这本身就是一次大范围的搜索。你放置的网络确实有助于高暂态信号防止它进入电路本身。这是一个单独的工具。如果你想为EM进行FITs，还有一个扩展(单独的工具)，以及其他EM工具，现在需要SPICE的输入来确定当地温度。”

以汽车为重点的工程团队通常希望进行瞬态模拟，并在高级层次结构中进行模拟。然而，这需要更好地集成工具，这样如果有东西超过阈值，工程师就可以确定每个元素的电流，将它们全部加起来，并计算整个设计的FIT率。

Burnell说:“他们还进入了氧化门的完整性，这是下一个水平。”“你之前并不担心这一点，因为契约规定，如果你留在核心VDD中，生活就会很好。但现在你在担心NBTI和HCI(热载流子注入)，你也在担心栅极氧化物是如何老化的，因为它很薄。随着电压水平的下降，超出允许范围的概率要高得多。由于设计人员现在通常会把东西开得尽可能高，所以finFET的标称工作电压为0.75是很正常的，但如果开得太大，可能会达到0.85。这意味着当添加任何类型的电源开关时，一旦电压超过1.2至1.4范围，栅极氧化物完整性就会发生变化。”

结论
可以肯定的是，汽车行业的机遇为电子产品开辟了新的道路。但这并不是一切照旧。“你真的必须注意细节，因为这些设计中有这么多晶体管，有很大的推动力让设计更快地完成，并重用IP，”Mentor的Hogan说。

从功耗和使用的角度来看，已经有许多关于如何确保设备正确偏向的论文。这里的挑战是避免正偏二极管，当块被关闭时，正偏二极管会大大增加泄漏电流。这只是众多问题中的一个。由于晶体管的配置和工作方式不同，它们可能会发生许多微妙的操作。Hogan说，所有这些都需要从系统的角度来看待，以理解电气过度压力的权衡，并确保设备保持在预期的设计限制内，以避免故障。

有关的故事
自热会阻止finfet吗
中心鳍片的温度可能比其他鳍片高50%，导致阈值行为不一致和可靠性问题。
提高晶体管可靠性
目前已经取得了一些进展，但没有简单的答案。
FinFET结垢达到热极限
推进到下一个流程节点不会产生与过去相同的性能改进。
不断演变的热景观
如何利用有限元分析和其他技术来降低先进包装中热冲击的风险和不确定性。
电迁移:不再只是铜
先进的包装正在制造新的压力，并导致可靠性问题。