客人由IBM博客:看看过程集成、设备设计、可靠性和产品性能的差异。
特里最近IBM贡献了一篇文章ASN大部分与SOI FinFET隔离问题。它产生巨大的利益,创造出了很多的讨论各种LinkedIn组。如果你错过了,再在这里。
(本文是基于深入表示特里在SOI联盟的耗竭科技研讨会,期间举行VLSI-TSA在台湾,2013年4月。的完整的演讲在SOI联盟网站上免费提供)。
~ ~ ~
特伦斯钩,高级技术人员,IBM半导体研发中心
耗竭晶体管技术,平面和鳍状飞,都是现在的主流产品的设计。许多有趣的主题之一,新的3 d FinFET技术方法来隔离。在本文中,区分的关键元素结隔离(散装)和介质隔离(SOI) FinFET晶体管进行了讨论,包括流程集成、设备设计、可靠性和产品性能。
散装晶片、隔离的方式形成类似平面设备,植入井和shallow-trench-isolation氧化物分离鳍。
SOI(绝缘体)晶片,然而,鳍片形成的硅层,隔离介质已经存在,不需要好植入。
图1:大部分的示意图表示结和介质隔离FinFETs
中最重要的设备形成的差异这两个表现在于鱼鳍的形状,确定有效的翅片高度的过程,和兴奋剂的存在,因此影响了设备等许多不利的方式的变化和可靠性。
最终实现全部潜能的耗竭FinFETs取决于枚举优化解决问题。介质隔离显示在所有的监察方面提供优越的特点。图1显示了一个示意图表示的两个隔离FinFETs架构,指出各种临界点的区别如下讨论。
鳍的SOI晶片上的定义是相对简单;胎侧垂直安定面很容易获得。
bulk-based过程,降低之间的空间,鳍的电活性部分必须满是绝缘体,需要一些钓鱼的鳍,防止孔隙的形成。
图2:典型的大部分结和介质隔离FinFET鳍概要文件
大部分和SOI鳍概要图如图2所示。圆锥形鳍妥协阈下斜坡和降低了有效的驱动电流和输出电导,最小化的锥度对电气设备的完整性很重要。
而在SOI设计晶体管—晶体管和subfin source-drain当前路径本质上是打断了介质层,在bulk-based过程适当的掺杂电气隔离和封锁免疫需要建立。这需要额外的屏蔽电偏压和连接的水平。
常规设计标准的掺杂、深度和覆盖公差适用于深掐间隔离井,但抑制干扰电流的漏源极区域FinFET配置中具有独特的功能。
抑制punchthrough当前需要某种程度的掺杂至少在底部的鳍,兴奋剂的副作用在流动性和random-dopant-fluctuation已报告;非均匀掺杂尤为严重,因为它增加电容没有随之而来的驱动电流。
然而,所需的掺杂水平取决于大门的对齐和源结深度。一起寻求最小化的最佳选择所需的掺杂剂,同时尊重物理过程窗口约束(见图3)。
图3:短沟道效应作为掺杂和门休会深度的函数相对于批量结深度FinFETs来源
掺杂在鳍的另一个负面影响是门功函数的影响。为结隔离FinFETs门金属功函数建立提供所需的阈值电压的兴奋剂;为无掺杂介质隔离FinFETs适当的功函数更接近midgap,这减少了门泄漏并提高了可靠性。
图4:电压运行范围的函数鳍兴奋剂
功能驱动Vmax之间RDF-driven Vmin和工作,大部分的操作窗口FinFETs比无掺杂的SOI FinFETs有限(见图4)。
与平面设计主要技术历来与平面不同SOI技术在三个方面:联系人,自动加热,浮体效应。
的区域,平面大部分技术享有的优势控制阈值电压通过油井潜力。没有这样的利益存在于大部分FinFET的设备,因为它是不可能通过的偏见影响晶体管除了下面的虚假和不良地区活跃的鳍。
在耗竭设备浮体的概念(电荷存储在一个孤立的中立地区)不适用,所以SOI和散装FinFETs表现相同的方式为所有切换场景。
自动加热效果,虽然不是重要的快速切换操作,可以为直流回路有关。而大面积平面结构将继续享受热传导的优势相对于SOI传统上观察,大部分和SOI FinFETs自热特征非常相似,唯一的区别在热导率是一个高大,薄的硅,它只提供了一个小的热导率增加。
虽然大部分FinFET技术软错误率低于平面技术,大部分SOI FinFETs更好。
翅片高度变化有更严重的影响比平面晶体管宽度变化的模拟。(即宽晶体管。,许多狭窄鳍)有相同的变异(即。,很少有鳍)。
图5:计算依赖SOI和散装晶体管关键过程的变化,和相对差异在两个架构
而在SOI-based版本电气翅片高度是由硅厚度开始,在bulk-based FinFET过程是由翅片高度几个流程,和之间的区别“活跃的”和“不活跃”鳍是模糊的结合门对齐与源结。
各种关键变量的敏感性与hardware-calibrated 3 d模拟,计算和关键参数的变化对最先进的流程(见图5)。
散装FinFET的鳍variation-driven性能公差比SOI FinFET的大。SOI的好处不仅是发现在产量和最糟糕的设计,但较小的变化在一个芯片可以实现更快的芯片对于任何给定水平的泄漏。
完成实现的好处就变得空虚晶体管结构受到隔离的选择。工作电压范围增加,流程简化,减少变异,降低软错误率,和更高的电路密度都是介质隔离体系结构的特点。
由于这些原因的能力SOI-based FinFET收获的全部好处完全耗尽晶体管明显优于掺杂,bulk-based实现。
~ ~
|
|
|
|
|
|
|
|
为什么不是SOI FinFET用于更多的高性能产品服务器/工作站cpu和gpu吗?有可能的供应问题吗?