对低成本和高性能倒装芯片组装挑战包。
采用微细铜(铜)柱子撞增长在高性能和低成本的倒装芯片封装。更高的输入/输出(I / O)密度和非常好的球场要求开车非常小的特征尺寸如小撞在一个狭窄的垫或bond-on-lead (BOL)互连,而更高的性能需求驱动电流密度增加。装配这样的包使用标准质量回流(先生)过程和维护它的性能是一个真正的和严峻的挑战。典型的热压缩成键(TCB)使用导电膏可以用来减少组装的风险在一定程度上的尺寸和包体型死去。另一方面,TCB过程导致了更高的装配成本非常低的吞吐量。敏感的消费市场是不准备采用TCB过程由于这个原因。地址需要小模数铜柱倒装芯片、技术特色铜柱Bond-On-Lead (BOL)增强的过程,称为fcCuBE,提供有效的成本,高性能包装行业所需的解决方案。
波尔先生衬底技术与标准正成为流行的高性能倒装芯片BGA (fcBGA)组装。fcCuBE技术提供了一个扩展的路线图非常好的球(少于100嗯)fcBGA包,不可以在传统的大规模回流互连技术。还有一些发表论文解决波尔或相似类型的技术小体型倒装芯片CSP类型包。然而,没有一个文学真正地址大会挑战和风险缓解计划bigger-body-size小模数fcBGA包。fcCuBE提供额外的好处降低成本通过消除焊垫(SOP)衬底以及衬底层减少fcBGA包。另外,fcBGA fcCuBE技术方案可以驱动I / O密度更高,使先进的硅(Si)节点和死缩水,这可以进一步降低硅成本将增加每个晶片模具数量。在这项研究中一个全面的发现在组装挑战,包装设计,和可靠性,成本数据fcBGA包将发表。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复