先进的提取工具和精确模型是GDDR6成功实现的关键。
通过DDR3 DDR1的挑战,但速度低于一个千兆和信号完整性(SI)挑战更集中在静态运行时间和伪随机二进制序列(PRBS)模拟。现在,随着GDDR6,我们正在16到20吉比特每秒的速度信号,甚至更快的在不久的将来。因此,工程信号GDDR6需要仔细模拟整个系统在低比特错误率(伯斯),包括电力、抖动和电路均衡。
一切都归结为是应用工程的质量,致力于信号和电源完整性(π)设计这样的系统,包括设备包,印刷电路板(PCB),连接器,和相关的组件。同时,考虑在这里如果工程师如何影响电路设计在早期有特性和推动者放入控制器有一个强劲的信号。
毫无疑问,实现GDDR6 SoC或一个系统是一个挑战。这就是精明的SI和π工程师进来。他们必须执行一个相当数量的精确模拟,以确保每一个噪音模拟和占。
例如,大量的工作需要去撞,BGA球定义减少串扰。问题要问关于包的目的是减少和减轻反射和串扰。你还需要问:PCB设计如何?如何通过和镀通孔(甲状旁腺素)通过放置?什么类型的输电线路选择为每个不同类型的信号吗?
此外,你需要充分了解不同种类的抖动的机制和行为GDDR6以及如何模拟或预算。然后,你必须决定如何同步开关噪声(SSN)在垂直闭目中发挥作用以及如何模拟电源引起的抖动(PSiJ)。
所有布局和渠道必须经过重型提取和模拟。输电线路模型不再足够了。也许一个高频、全波三维提取工具,可以产生更精确的模型50 ghz +,需要使用。在今天的GDDR6时代,你必须学会这些工具,并能够有效地使用它们。
运行这些先进的提取工具和生成精确的模型,可以预测相声和反思是一个成功的关键GDDR6实现在系统层面。此外,这些模型需要与实验室测量使用矢量网络分析仪(VNAs)。这是第一步。
第二步涉及仿真工具,或缺乏,因为没有许多可用的工具和流程解决GDDR6单端模拟环境。只有少数通道可用于单端模拟工具DDR4 DDR5,它也可以用于GDDR6模拟。
甚至这些工具缺少某些特性的重要源同步信道模拟。一个例子是一个采样接收机,允许数据监测(选通)使用none-ideal时钟。这种none-ideal时钟有正确的损失、噪声和抖动。
现在新的均衡选项放在单端异步总线——比如判决反馈均衡(王凯)和连续时间线性均衡(ctl)——需要行为建模像AMI模型用于并行转换器。然而,AMI模型是专为微分信号,还有没有一个最终版本的AMI模型。宜必思委员会工作。但目前没有解决方案。
GDDR6信号完整性仿真了SI /π的智慧和经验的工程师。使用MATLAB等数学工具或应用理想教育部或其他均衡中可用的一些通用的仿真器可以是一个解决方案。这样,你至少能够估计链路的性能仿真和允许额外的预算覆盖理想之间的差异和实际的设计。
第三步,一旦SI和系统设计师好好处理提取工具,准确模拟环境与测量,是时候采取实施确定正确的路线。GDDR6路线图不断扩展的图形应用程序分成几个绕路而行,都集中在应用程序结束时,不管是网络、汽车、人工智能或其他口味的系统设计。
一个简单的方法来区分系统的应用程序是基于他们的PCB和设备包装要求。例如,大多数网络应用程序使用厚的多氯联苯与大量的层。
这些厚,多层电路板需要放置镀通孔(甲状旁腺素)接近另一个(BGA分列附近),这可能导致大量的相声。有一些设备包装和PCB设计规则,允许更好的通过之间的间距和屏蔽和甲状旁腺素。这些设计规则需要遵循设计网络应用程序的包让他们更好地工作。其他选项会有BGA球从允许交错/保护甲状旁腺素包下减少串扰。
GDDR6汽车(无人驾驶)应用程序的需求是不同的。一般来说,PCB层通用汽车应用程序六,也许八层,但对于更复杂的应用程序,他们可以去16层多氯联苯。这些董事会倾向于使用更便宜的材料(高介电损耗),传统上,低成本镀通孔(甲状旁腺素)通过已被接受。然而,现在GDDR6的高数据率,更好的介电材料和盲目鼓励,通过埋或钻井帮助降低插入损耗、串扰和stub-resonance。
所以,你可以看到GDDR6带来好坏参半的信号完整性问题,需求额外的仔细审查,正确的工具,全面衡量chip-package-system的耐心和理解。SI和π需要协同设计在产品设计周期的定义和体系结构的验证和系统级测试对于一个成功的结果。
更多地了解Rambus GDDR6解决方案,请访问rambus.com/gddr6。或者,下载今天GDDR6电子书。
|
|
|
|
|
|
|
|
|
|
留下一个回复