挑战和故障排除工作设计2048 - chiplet 14336 -核心waferscale处理器系统。
文摘
“Waferscale处理器系统可以提供大量的核心,和内存带宽要求今天的高度并行工作负载。构建waferscale系统的一种方法是使用一个chiplet-based建筑预应力chiplets集成在一个被动的silicon-interconnect晶片。这种技术允许异构集成和可以提供显著的性能和成本效益。然而,设计这样一个系统有几个挑战,如功率输出,时钟分布,waferscale-network设计、可测试性设计和容错。在这项工作中,我们讨论这些挑战和解决方案我们采用设计2048 - chiplet, 14336 -核心waferscale处理器系统。”
找到技术论文在这里或在这里(IEEE Xplore)。2021年12月出版。
美国朋友et al .,“设计一个2048 - chiplet 14336 - Waferscale处理器核心,“2021年第58 ACM和IEEE设计自动化会议(DAC), 2021年,页1183 - 1188,doi: 10.1109 / DAC18074.2021.9586194。
访问半导体工程的这里的技术论文库和发现更多的芯片行业学术论文。
留下一个回复