中文 英语
系统与设计
白皮书

从DDR3 DDR5 DDR内存测试挑战

从DDR3 DDR4 DDR5,学习技术的发展,测试是如何进化的,测试设备,可以帮助应对挑战。

受欢迎程度

云、网络、企业、高性能计算、大数据和人工智能是推动发展的双重数据速率(DDR)内存芯片技术。低功率需求,需求更多的内存存储密度大,和更快的传输速度是常数。服务器需求的新一代DDR开车。消费者利益当现有和遗留代节约和负担得起的。动态随机存取记忆体(DRAM)价格下降,使其进入我们的电脑和笔记本电脑。要满足这些需求,标准化的身体电平(联合电子设备工程委员会)发布了DDR5同步动态随机存取存储器(SDRAM)标准在2020年7月。从2021年中期开始,电平预计将开始看到DDR5设备成为制造商确认硬件。

测试的挑战-信号完整性和数据损坏问题,可以使测试DDR设计问题。理解问题解决的第一步。

  • 信号的完整性
    一个常见的信号完整性挑战中发现DDR内存控制器设计是时机问题。很可能你的设计而不是购买内存控制器设计一个自定义的内存控制器。如果是这样,你需要调整你的董事会和内存控制器之间的时间。从历史上看,这足以运行设置和保持时间测试来验证数据传输。过去,速度慢,所以利润率更广泛,这意味着你有足够的空间内的声明一个DDR2或DDR3设计规范,只要你通过了一项设置和保持时间测试。

点击在这里阅读更多。



留下一个回复


(注意:这个名字会显示公开)

Baidu