18lk新利
的意见

Chiplets的理由

强调上市时间和设计成本是这种方法提高能见度。

受欢迎程度

讨论chiplets增长在10/7nm内外开发芯片的成本远远超出许多芯片制造商的能力。

估计开发5 nm芯片(台积电和三星相当于3 nm)到数亿美元只是胚根端胚乳成本的孤独。面具成本将在两位数甚至与EUV数百万美元。这是假设IP将提供最先进的节点,这并不是一个确定的事情,因为许多IP供应商讨论哪些节点支持和铸造厂。

这并不意味着数十亿5/3nm芯片不会生产和销售。数字逻辑仍然受益于缩放和密度增加通常意味着更快的处理,即使密度来自不止一个处理元素。但模拟电路并不受益比例,和一个平面SoC是过于昂贵的继续扩展。它的继任者可能是某种高级包,与混合组件开发的不同的流程节点和连接的高速互连,是否这是一座桥,一个插入器,甚至wirebonds tsv。所以而不是3 nm SoC,极有可能会3 nm处理器平台将被包含在一个包中。

这就是chiplets开始看起来更有趣。如果IP可以在节点使最硬而在模拟的情况下可能250 nm或40 nm),根据产权IP模块或子系统可以完全的特点,它们可用于多个设计,几乎像现成的组件。更有吸引力的商业模式的IP供应商,因为他们可以开发的IP,卖掉它多年来更多的顾客更多的细分市场,而且它的水平芯片制造商在全球范围内的竞争。

Marvell和Kandou总线是第一个跳上这一转变。他们在2016年宣布了一项协议,马维尔将使用Kandou一起到互连技术将多个芯片。从那时起,美国国防部高级研究计划局已经建立了一个chiplet程序,和其他公司私下表示他们正在做类似的方法。

chiplet方法总是从概念上是有意义的。从标准组件,比如记忆,构建芯片串并收发器模块、I / O甚至处理器逻辑应该相对快速和便宜得多。今天不是真的,主要是因为没有标准化的方法让这所有的工作。但转向先进包装已经全面展开,这只会继续获得蒸汽在每一个新的节点。要开过多的权力和时间信号在死,电线的缩放到最新的节点和争用资源创建平面布置图和时机的噩梦。

而最大的芯片制造商将继续利用在新的节点密度提高,他们也被迫改变方向,以提高性能、降低功耗。英特尔的EMIB和三星RDL桥是这些变化的迹象。扇出的增长,也是系统包,2.5 d,和许多其他包装变体。有更多的包装选择今天比以往任何时候都。不是所有人会生存下来,但至少是明确方向。先进的包装已成定局。

下一步是先进的包装,降低成本和开发时间,同时提高这些不同的包装方案的可预测性。这就是chiplet方法开始看起来特别有趣。硬化IP的市场将是如何变化的,以及谁将运行它,是未知的。但事实上,越来越多的公司正在讨论这个选项,并看如何强化IP模块或芯片,是变化的最新迹象。

chiplet方法是大量的选项之一,但它肯定是一个有趣的人。如果它实现了自己的承诺,它可能会对整个芯片行业产生重大影响。

有关的故事
要认真Chiplets
涉及已知良好的模具和测试的问题依然存在,但是这种方法获得很多利益。
Chiplets获得蒸汽
艰难的IP为异构设计可以减少时间和成本,但仍有挑战来解决。
Chiplet选项
越来越多的公司正在评估预构建和添加电路作为一种减少投放市场的时间。
美国国防部高级研究计划局推动Chiplets芯片项目
美国政府自己的异构集成方法。
点评:制造业的一周
使chiplets



4评论

realjj 说:

也许这是错误的方式来简化它。你有更广泛的背景下,这是一个向整体三维过渡的阶段。路线图和资源分配应该考虑长期的过渡。如果你现在不投资,将更难迎头赶上。或许值得注意的是,台积电引入了薄片,希望对多层FEOL提供发展迅速。

埃德·斯珀林 说:

陪审团还单片3 d是否会赢。几年前普遍的共识是,2.1/2.5 d过渡包装方法的道路上3 d,而扇出低端包装选择。这不是真的,这不是明显,单片3 d首次conceived-especially逻辑逻辑将取得成功,因为没有简单的方法来获得热量。最多的高端解决方案的承诺似乎是2.5 d,和chiplets会工作得很好,方法以及扇出,systems-in-package和多个其它包装方法。

加里·黄 说:

同意!Xilinx的新ACAP架构& NOC chiplets给小说的定义和方法。

realjj 说:

这样的判决是失踪的森林通过专注于短期内,通常来自高管和销售人员。这是一个进化的一部分。随着接触沥青的发展它使更多的可能性,并不意味着退出产品将逐渐消失,只会有更多的选择。由于布线密度,热会比别人少一个问题往往假设,但也有其他并发症。

单片3 d已初具雏形,与逻辑水平棉酚和3 d NAND铺平了道路。Ofc圣杯是单片3 d每个晶体管,大大减少了成本,如果制造更多喜欢3 d NAND闪存,但不知道有没有人有任何好主意如何这样做。有一些想法。

长远来看,有些人认为未来神经形态,这是3 d和不能CMOS。IMEC的幻灯片3 d-sic 3 d-soc, 3 d-ic看作为一个整体,一个进化,而不是个人的商业产品。我们前进,启用了新的解决方案,这很好。

赢家,如果比一切提供了更多的东西,这是一个赢家。任何具有这种潜力路线图?曾经是水平扩展,接下来垂直。

留下一个回复


(注意:这个名字会显示公开)

Baidu