挑战增加高级节点的IP

16/14/10nm等先进工艺节点设计知识产权,一个更大的难题是由于复杂性和其他方面的考虑,更不用说然后试图迁移和/或重用IP。不过,工程团队正在寻找杠杆只要能找到它在他们的设计中需要克服的技术难题。

副总裁托马斯沃西基客户工程支持Sidense回忆说,一次可以记住整个设计规则手册和刚果民主共和国不需要运行明白布局是正确的因为只有20或30种不同的设计规则。“现在,我们甚至不读设计规则手册,因为他们太复杂了。这显然是复杂。另一个问题来自诸如finFET技术和限制。”

同时,在过去的一年里,先进的晶圆厂已经生产20 nm的斜坡,和16 nm / 14 nmSoC芯片,观察哼哼Hingarh,负责工程的副总裁突触的设计。“在2014年我们已经开始看到10/7nm整个生态系统的开发工作。展望未来,finFET器件结构将在10年内继续主导和7 nm工艺技术。这对IP和SoC发展进步都有自己的挑战,包括:设备结构和建模;固定宽度问题;设备可变性和光刻技术及其对物理设计的影响,与技术采用和IP的发展。特定的光刻技术和物理设计相关问题包括以下20/16/14nm和基本上是着色的时代,双模式和多模式设计。客户开始使用新的方法和实施他们的soc使用EDA工具,帮助加快学习曲线。”

设计在16/14nm下面(10 - 7海里)需要更多先进光刻热点检查和更复杂的和准确的填充结构来帮助确保平面化。同时,finFET是一个3 d设备结构,这就需要一个更复杂的香料模型,包括一个更精确的设备提取模型。使用finFETs,设计师需要担心的新来源变化对VT因为鳍宽度有显著影响,和翅片高度产生宽度变化包括3 d效果,量化设备宽度宽的设备是由多个小宽度设备。其他影响包括整数的鳍,要求设备寄生R的变化,C平面设备相比,大g帽(米勒帽),年代,D接触电阻和自动加热效果,Hingarh解释道。“16/14nm FinFET的基础设计,因为有很多新的设备水平问题,必须从头开始,甚至丢弃的“经验法则”,大多数设计师都依赖与平面设备多年来,”他说。“由于这些问题,设计师的标准电池,内存,复杂的模拟/混合信号,包括锁相环、adc、dac、串并收发器,接收器,需要探索替代体系结构和电路优化技术。”

因此,IP必须满足规范所有PVT(过程、电压和温度)条件考虑到设备的影响。更多的提取corners-about 15到20人一直都说,加长仿真时间。结果,IP设计师必须执行许多更有效的电路特征的细胞,阻止和IP水平来确保他们的设计满足严格的要求交付给客户之前,Hingarh继续说。

工程团队比以往任何时候都更依赖于准确foundry-certified电路仿真工具的技术和性能和容量来处理复杂的电路包括生理效应等复杂的寄生,过程的可变性和噪声和自热。具体来说,在内存/注册文件的应用程序中,16/14nm finFET技术将需要更多的优化工作(并联)放大器设计专门的使命感修改电压根据功率的放大器铁路电流。“高性能和低功耗的记忆,客户更准确时间和功率模型。我们需要仿真工具,可以在短时间内交付SPICE-like准确性像当前的解决方案,”他建议。

重用取决于IP软或硬
重用时,产品营销总监凯文•伊IP组节奏说,这实际上取决于是否硬或软的IP。“软IP,它真的过程不可知论者,所以从重用的角度来看,改变流程节点真的不那么多区别这样或那样的方式,因为你得到RTL一般你要合成,地点和路线,以及其他所有的一切。从这个角度来看,它得到任何困难/容易吗?这是一个“不关心。但当谈到IP,一般你会得到一个GDS,所以它真的取决于你如何定义什么是IP。如果我要做一个IP,比方说,16 nm finFET——这是最新的高级节点,现在大多数人都要——本质上的重用,没有差别,因为我的IP被定义为一个16 nm finFET DDR体育。如果其他人想要使用它,一般来说,不会有任何影响,因为它是一个GDS。”

但从28到16 nm包括IP移植或迁移,因为它是一个完全不同的设计。“从这个角度来看它是更加困难,更复杂,“绮说。“如果你看看流程节点,40 nm可能是最后一个节点,有很多的事情很常见。你可以从过程过程中,无论是台积电和联华电子或GlobalFoundries。当你到达28 nm,一切都改变了。每个人都试图调整他们的过程。在这一点上,无论是迁移或IP重用,它变得更加困难。”

在16/14nm山进一步的挑战由于技术要求,必须反映在工具、绮解释道。”例如,在28 nm你开始/结束线,这就是与金属栈。在14 nm,他们引入一个新的,中间的线,和双模式。然后,在不同的过程,如果你从GlobalFoundries 28 nm和台积电28 nm, GlobalFoundries gate-first开始,与台积电,gate-last。这变得更加困难(做IP迁移跨进程)。还有某些流程,你真的不能迁移在all-technically你可以,但是你几乎从零开始。说你要从28 nm聚/锡安,你想搬到一个28 nm high-k /金属门。没有人会真的想要触摸,因为它几乎是一个重新设计。我们足够先进的技术去做,但你真的想吗?值得吗?”

IP提供商的角色
为集成和帮助抵消一些complexity-particularly re-use-there是一个根本性的转变发生在IP工业IP提供商将更多的责任。根据绮,90岁的65/55和40 nm,很多铸造实现存在。“在这一点上,你可以选择一个铸造,它没有对你产生重大影响。你去更高级的节点,变化显著,因为现在它变得更多关于铸造支持:我有什么地方?我们看到客户决策基于什么是可用的。以前,一切都可用于任何铸造,是的,这是困难的,但所有的IP是在不同的节点和过程。今天,你没有。此后在28 nm,大多数人开始发展为1.0,所以一切都稳定和成熟。你开发你的IP,它已经在1.0此后,你知道事情不会改变。今天,如果你看着16/14/10nm等等,人们开始他们此后为0.3,0.5,这意味着你知道事情将会改变。 You have to do a refresh of the IP, so the whole enablement is a little less mature. We see companies deciding what foundry and what process node they’re going to do based on what IP might be available, whereas before you just assumed the IP would be there.”

这意味着IP供应商成为整个过程的重要影响者的选择,因为IP支持至关重要。

从他的角度来看,Navraj Nandra、高级营销主任DesignWare模拟和混合信号IP解决方案组Synopsys对此说,高级节点的问题与其说是关于重用得到正确的放在第一位。“随着每个新流程节点,客户使用这是一个机会去到下一个协议,例如LPDDR3 lpddr4 - 3200, PCI Express 3.0至4.0串行总线。同时,客户集成更加复杂的接口在较小的节点。这意味着IP必须适应SoC的海滨。与较小的节点,所以关键是IP架构需要重新设计,以满足下一代也协议和支持数字缩放法律的权力,性能和地区。”

除了上面详细的要求,先进的节点将要求测试数据和诊断测试失败数据扮演越来越重要的角色在生产新16/14nm坡道finFET技术,Hingarh说。

“有需要新的模型和许多工具。这样的一个例子是,由于finFET晶体管结构,必须添加新的存储单元故障模型。一旦16/14nm方法论和工具到位,扩展到10纳米技术将主要需要增量升级的方法和工具。仍然悬而未决,但7海里可能需要一个主要离硅晶体管结构变化,需要新的方法和工具,”他总结说。