周回顾:设计,低功耗


Tools Imperas和Valtrix签署了一份多年的分销和支持协议,使Imperas仿真技术和RISC-V参考模型可以预先集成在Valtrix STING中,用于RISC-V处理器验证。结合的解决方案涵盖了完整的RISC-V规范的用户,特权和调试模式,包括所有批准的标准扩展,以及接近批准的(st…»阅读更多

本周回顾:设计


并购设计服务公司Synapse Design收购了ACEIC设计技术公司的资产,包括工程团队和验证IP。总部设在班加罗尔的acic主要专注于无线802.11ac MAC IP的验证服务。这只是Synapse最新的扩展举措。今年早些时候,该公司收购了圣地亚哥的服务公司Tech Vulcan…»阅读更多

本周回顾:设计


并购Synapse Design收购了Asilicon,一家位于印度兰契贾坎德邦的设计服务公司。通过此次收购,Synapse Design在印度增加了第二个设计中心,并增加了80名工程师。Satish Bag表示:“Ranchi办公室的重点是为我们客户的7纳米和10纳米工艺技术设计提供低成本的海上设计中心服务。”»阅读更多

SoC电源网络设计


为复杂的SoC设计电源网络对产品的成功至关重要,但大多数芯片仍在使用不适合最新制造技术的旧技术,导致产品价格昂贵,设计过度。不仅电力网络设计得太大,而且还会产生影响面积、时间和功率的几个连锁效应。在第一个pa…»阅读更多

SoC电网的挑战


大型soc内的功耗和散热最近受到了很多关注,但这只是问题的一部分。电力还必须可靠地输送到系统和系统周围。这变得越来越困难,新的节点也加入了挑战列表。“如果我们制造的芯片只有一个Vdd和Vss,那么就不是这样了……»阅读更多

为什么是IP子系统,为什么是现在?


在最近结束的德州奥斯汀DAC 2016会议上,我有机会参加了8号周三的IP子系统教程。此外,Synapse Design的工程总监Marco Brambilla和sonic的CTO Drew Wingard也参与了此次活动。今天的现实是,许多应用程序中的设备复杂性已经上升到需要越来越多的磁盘的水平……»阅读更多

近门槛计算


物联网(IoT)的出现引起了人们对极低功耗设计需求的大量关注,而这反过来又增加了降低电压的压力。在过去,每一个新的工艺节点都缩小了特征尺寸并降低了标称工作电压。这导致了功耗的下降。然而,在90nm左右,情况发生了两种变化. ...»阅读更多

异步对工具的影响


在正确的情况下,使用异步逻辑非常有意义——尤其是对于安全性和物联网。但是进入异步设计需要进行权衡,弄清楚应用程序的技术需求将如何影响设计,并理解EDA工具在这一领域的局限性。“它将介于数字和模拟支持之间,”伯纳德说。»阅读更多

存储器设计在16/14纳米


随着年龄的增长,记忆可能会开始褪色,但如果我们谈论的是嵌入式记忆,这不是一个可行的选择。芯片包含越来越多的内存,对于许多设计来说,内存占用了芯片总面积的一半以上。“在28nm芯片上,我们看到一些芯片上的内存超过400Mbits,”[…]嵌入式内存IP产品营销经理Prasad Saggurti说。»阅读更多

FD-SOI设计有多难?


全耗尽绝缘子上硅([getkc id="220" kc_name="FD-SOI"])制造技术在3月底达到了量产的准备阶段。与此同时,现在很清楚的是,虽然对设计流程有一些影响,但这些影响不会改变游戏规则。首先,所需的工具是目前用于28nm平面块CMOS的相同工具。辊筒……»阅读更多

←老帖子
Baidu