内存设计16/14nm

当我们变老的内存可能会开始消退,但这不是一个可行的选择,如果我们谈论的是嵌入式内存。芯片包含越来越多的内存,和许多设计内存消耗总芯片面积的一半以上。

“在28 nm,我们看到一些人与大于400 mbit的内存芯片,”普拉萨德表示Saggurti,产品营销经理为嵌入式内存IPSynopsys对此。“在16 nm,更多的芯片有500 mbit和一些正在谈论超过1 gbit的记忆芯片。”

许多部队造成的内存增加。“简单的方法来增加吞吐量在图形引擎是增加管道,”阿南德艾耶说,产品营销主管Calypto。“但增加管道意味着内存需要增加以避免摊位。”,当然,更大的芯片包含更多的处理器,想要运行大量的软件。但是最后一次是什么时候,软件工程师们担心减少内存占用?

16/14nm迁移finFETs意味着记忆的某些方面的设计需要重新考虑。“finFET晶体管在常规设计技术的缺点,”哼哼Hingarh指出,负责工程的副总裁突触的设计。“量化transistor-width限制灵活位单元设计使用传统的技术,所以它减少了设计空间,增加了故障概率与un-optimized位单元大小。”

设计是一个权衡。首席执行官Kilopass技术说,除了量化问题,“一些更新颖的bit-cells需要不同的侧墙工程、split-gate,和静态存储器,N和P比率将很难finFET的端口。但是我们不要忘记的优势。“finFET,另一方面,更稳定,因此随机掺杂剂波动略低于20 nm平面设备。从变化的角度来看,是略好。”

Hingarh增加了优势,并指出“finFET有更好的控制通道由于几个盖茨作用于通道。这减少了source-drain泄漏电流和抑制短沟道效应。”

Saggurti指出,“要16 nm finFET意味着我们不得不学习finFET设计虽然不是固有的困难,只是不同。”作为一个例子,Saggurti说,“在CMOS我们被教导不要超过四晶体管堆叠在一起,所以四个输入与非门是最大的。现在,随着finFET,堆栈实际上是一件好事,所以门有超过四个输入可能鼓励。”

把信封
内存设计不遵循相同的规则逻辑。“SRAM位单元通常采用小于最小尺寸晶体管为了实现更高的密度,“Hingarh说。而这通常是由工厂需要精心设计,只有开始推到极限。

第一个挑战的设计新bit-cells准确的描述。“准确性是至关重要的表征,验证和验收,主要是由于减少Vdd和过程变化的影响,”布鲁斯McGaughy指出,首席技术官和工程的高级副总裁ProPlus设计解决方案。“设备特点和物理行为变得更加复杂,这些新节点,因此,利润留给设计师正在萎缩。”

但记忆设计师继续推动限制。“finFET泄漏一次性大下降,这意味着,尽管我们仍然担心低漏电流的方式设计,动态功率已成为更大的问题,”Saggurti解释道。动态能力是简历²f, C是电容,V电压和f是频率。“电压是关键和bit-cells来自铸造厂不够设计运行在低电压。我们进一步降低电压,然后使用诸如读写电路提供帮助。”

产量、测试和维修
记忆变大,测试时间增加。“记忆测试有了很好地与流程节点,“说Kilopass程。“原因是常规结构电路,有办法规模,使测试更容易和更快。”

“GalPat可能是一个非常彻底的测试算法,但是今天运行时报很高,”指出Saggurti。使用“替代算法,一些由Synopsys对此等由客户定义的。还有一组新的finFET具体算法提供。”

有一些额外的测试与finFETs担忧。“FinFETs代表一个基本改变晶体管的底层结构,“Hingarh解释道。“测试和故障分析的改进作为finFET特别重要的关键维度,第一次,明显小于底层节点大小。这导致了日益增长的担忧增加缺陷水平以及增加产量的挑战。”

故障模型和检测技术开发相关的平面晶体管不足以覆盖finFET缺陷在嵌入式记忆。“晶圆厂通常提供缺陷数据,但设计师必须实现一组最优的测试和修复算法,“Hingarh说。“早期结果表明,finFET-based记忆更倾向于动态的缺点。”

我们应该预期收益率会降低吗?“我犹豫地把产量和几何之间的因果关系,“Saggurti说。“这是一个新进程,这将开始产生问题,因为这个过程的复杂性。一旦稳定和铸造知道如何控制过程和变化,收益率就会上升。可以实现良好的缺陷密度甚至在finFET的设计。铸造厂在做一份好工作得到控制。”

Hingarh指出“在早期设计和生产阶段,我们必须提供较大的冗余和修复功能(如累积多角和在系统修复)和有效容积诊断和产量分析能力。”

“内存冗余是绝对需要和扩大,”约瑟夫·Reynick说针对应用解决方案的主管eSilicon。“这包括硬实力和软维修支持和可编程的阿拉伯学者tapeout后的算法。”

但是有两个关键问题需要问,Saggurti指出。一个是工程师正在测试是否一切。另一个相关的问题是他们是否能修复一切。“他们是困难的缺陷过程失败或软错误?在上一代,我们就会看到单点失败可与冗余列固定,但现在我们看到超过单点故障,我们需要两个列和行冗余。”

Cheng说,“记忆修复是一个相当常见的策略,在先进技术,修复面积5%储备并不少见。此外,ECC是必须的,因为失败修复可以解决困难,他们并不常见。更常见的是软错误造成的环境扰动如阿尔法粒子。”

汽车和其他高可靠性系统加附加要求软错误。“今天,特别的方法来评估记忆,“承认Calypto艾耶。“冗余并起着重要作用,根据最终的市场,这些设计服务。例如,一些汽车标准要求故意冗余建在设计安全。”

该地区被嵌入内存架构背后是一个日益增长的力量的变化。”解决方案,比如HBM2(第二代高带宽内存)提供了一个非常大的带宽和容量大大降低,系统成本和延迟相比其他外部记忆asic“哈维尔DeLaCruz指出高级eSilicon公司产品策略主管。“幸运的是,额外的HBM2记忆在包没有负收益率影响的额外嵌入式内存或额外的DDR内存会考虑到模具能够修复的功能。”

结束语
多少钱一个典型的设计师需要了解记忆和finFETs吗?“当我们交付嵌入式内存IP,我们所做的担心设计师,“Saggurti说。“我们确保他们设计好了,他们可以制造好,没有内在的与这些记忆与设计相关的问题。我们担心这样芯片设计者不需要。”

但是,正如Synopsys对此和其他公司学会了利用所有的差异finFETs使在设计过程中,这同样适用于大部分的逻辑,。“我们再次了解新的布局风格,新的设计风格有不同的事情在过去,“Saggurti总结道。