更改在生产方面将有更大的影响在低功耗,高性能的设计在未来。
半导体制造的经验法则是重大突破往往会持续十年,或大约5流程节点。而晶体管已经跨越了超过50年,IC 40多年,用于创建它们的技术通常只持续大约一个。
193纳米光刻技术已经存在了十多年。赌注被公开后回到45 nm-one节点EUV原本应该成为商业viable-that甚至浸不会持续超过22纳米。与更多的数十亿数十亿美元之后,陷入了EUV电源速度,它仍然还没有准备好。它可能不会,这就是为什么我们现在面临双重模式问题20 nm,和潜在的三倍,四倍模式在14 nm。
虽然在学术上这多模式方法将工作,但这不是非常高效的模式面具三,四次。这是不划算的,它可能对性能产生负面影响和权力。面具上创建接缝时覆盖在另一个之上,和最好的方法占这些接缝通过非常严格的设计rules-something让设计团队想知道为什么你移动到下一个流程节点的既定利润。在28 nm,保证金被证明影响性能和功率预算。在每一个新节点,效果放大。
出现另一个选择是完全耗尽SOI (FD-SOI),在28 nm提供了许多相同的finFETs控制泄漏的好处和提高性能。圣微电子技术的典范变量被称为超薄身体和盒子去年推出使用身体偏压动态交换性能和权力。在28 nm,这仍然可以用浸。在接下来的流程节点,如果EUV不是准备好了,圣需要双模式。
第二个选择是提高技术28 nm,而不是移动到下一个节点。铸造厂正在考虑添加finFETs 28 nm控制泄漏,可能与FD-SOI,这将提供的许多权力/移动到下一个节点的性能改进没有双模式的问题。更多的鳍可以添加到finFET晶体管扩展这种方法,。
第三种方法是堆积的死,尤其深受模拟IP供应商和高性能计算机芯片制造商。在知识产权方面,延长他们的投资回报。在计算机方面,它能提高性能通过扩大信号通道和缩短线长度。许多人相信这种方法将成为主流,要么为2.5 d包装或全部3 d-ic方法。
第四个方法是改变生产过程。这一直是最后的选择,因为它威胁到商业模式在整个供应链油的机器,监督每个晶体管问世以来稳步下降成本的摩尔定律。定向自组装可以通过使用相对廉价的设备。碳纳米管生长正形门问finFETs和包装。到目前为止,没有人知道在什么速度,成本,和一致性。但是很明显他们是认真的看着现在的替代品。
无论哪个路径或者paths-it显然改变正在进行之中。EUV的未来已经是有限的。自65年以来一直滴答作响的海里。没有所谓的EUV浸。和有足够的选择在不同的发展阶段,可能会成功。
尽管这似乎是一步从SoC设计世界,它仍将在未来的设计产生重大影响。所有的这些努力控制泄漏和改善性能有很大的影响,而转化为更长的电池寿命和更高的时钟频率。这些变化也可以消除一些头痛现在设计师面对的物理影响,电迁移和电磁干扰等。设计和制造一直是两个非常不同的世界不同的关注点和语言,但他们越来越多地成为每一个其他的位图的表示如果很难辨别,通过多个掩模层。
编者斯珀林
|
|
|
|
|
|
|
|
|
|
留下一个回复