ASIC/IC验证趋势，重点关注硅成功的因素

终于，我们来到了我们四部分系列的最后一部分，介绍了威尔逊研究小组2020年功能验证研究的结果。

在本文中，我们将讨论IC/ASIC语言和库采用、低功耗管理和验证有效性的验证趋势。然后，我们更深入地研究了数据中揭示的两个有点令人惊讶的现象:验证成熟度和非平凡错误逃逸到生产环境之间的关系，以及安全关键设计实践对硅成功水平的影响。最后，我们总结了本研究和主要发现。

语言和库的采用

首先让我们看看语言和库的采用趋势。图1显示了用于创建RTL设计的语言在所有细分市场和世界所有地区的总体采用趋势。我们看到SystemVerilog对RTL创建的持续兴趣。

图1:用于RTL设计的IC/ASIC语言。

图2显示了用于构建测试工作台的语言的采用趋势。IC/ASIC项目在构建测试台时使用多种语言是很常见的。我们继续看到越来越多的人采用C/ c++进行测试台开发。此外，我们还展示了Accellera便携式测试和刺激标准(PSS)的采用水平。最后，在2020年，我们第一次明确地询问了采用Python进行测试台开发的问题。

图2:用于测试平台的IC/ASIC验证语言。

图3显示了各种基类库和方法标准的采用趋势。我们发现Accellera UVM是目前用于创建IC/ASIC测试台的主要标准，并且还在继续增长。

图3:IC/ASIC方法和测试平台基类库。

图4显示了各种断言语言标准的IC/ASIC项目采用趋势。SystemVerilog断言(SVA)是目前使用的主要断言语言。IC/ ASIC项目在VHDL中创建RTL，然后使用SVA创建断言，这种情况并不少见。

图4:IC/ASIC断言语言的采用。

低功耗管理

现在我们将转向低功耗器件的IC/ASIC设计和验证的趋势。在图5中，我们看到根据设计尺寸主动管理电源的设计项目的百分比。数据表明，设计越大，对电源管理的关注就越大。显然，使用了各种各样的技术，从简单的时钟门控到复杂的管理程序/操作系统控制的电源管理方案，这些技术都需要验证。

图5:主动管理电源的ASIC/IC项目。

图6显示了积极管理电源的设计团队必须验证的电源管理的各个方面。我们的研究数据表明，自2012年以来，许多项目已经转向涉及软件控制的更复杂的电源管理方案(例如，hypervisor/OS控制和应用程序级电源管理)。这为项目的验证挑战增加了新的复杂性，因为这些更复杂的电源管理方案通常需要模拟才能进行完整的验证。

图6:验证的电源管理设计方面。

由于权力意图不能在RTL模型中直接描述，因此出现了替代的支持符号来捕获权力意图。图7显示了用于描述已采用的功率意图的各种标准。你可能会注意到，更新的UPF 3.0标准是在2020年跟踪的。此外，一些项目正在积极使用多种标准(例如不同版本的UPF或CPF和UPF的组合)。

图7:用于描述权力意图的符号。

ASIC/IC验证的有效性

大量的工作用于IC/ASIC功能验证。我们的一系列研究试图回答的一个重要问题是，这种不断增加的努力是否有回报。为了帮助回答这个问题，让我们从时间表、所需旋转的数量和功能错误的分类方面来看调查结果。

通常用来衡量效率的一个指标是ASIC/IC项目完成情况与原始进度的比较，如图8所示。在这里，我们发现68%的IC/ASIC项目落后于计划。

图8:设计完成与原计划的对比。

另一个值得研究的趋势是生产前的旋转次数。图9展示了2012年至2020年ASIC/IC生产前所需旋转的行业趋势。尽管在此期间设计的复杂性有所增加，但数据表明，在生产前所需的旋转数并没有增加。尽管如此，今天只有32%的项目取得了第一次成功。

图9:所需的自旋数。

图10显示了导致IC/ASIC衍生的各种类型的缺陷，其中“逻辑或功能缺陷”的百分比仍然是导致错误的主要原因。2020年，我们开始跟踪与安全(11%)和安全性(10%)功能相关的缺陷。显然，多个缺陷都可能导致bug逃逸。

图10:产生树脂的缺陷类型。

在2020年，我们看到归因于调谐模拟电路的缺陷大幅增加(41%)。我分析了今年的结果，看看这种飙升是否仅限于最新技术节点的设计，还是更为普遍。结果表明，虽然7nm或以下是遇到问题的人最常见的答案，但它只占大约16%。几乎所有的节点，包括150nm及更大的节点，都出现了这种类型的故障。

图11清楚地显示，虽然所有设计尺寸都在经历与模拟调优相关的问题的增加，但最大的百分比涉及最大的设计。

图11:按设计尺寸划分的模拟缺陷。

图12按不同类别展示了逻辑或功能缺陷的根本原因。设计错误仍然是功能缺陷的主要原因，而且这种情况正在恶化。此外，与变更的、不正确的和不完整的规范相关的问题是许多验证工程师和项目经理经常提出的一个共同主题。

图12:功能缺陷的根本原因。

重要的漏洞逃脱和安全关键设计

我们将通过从我们的研究中得到的一些有趣的发现来结束这个系列，并深入探讨以下内容:

• 验证成熟度和重要的错误转移到生产中
• 安全关键设计和硅的成功

研究结果表明，随着时间的推移，IC/ASIC市场的验证过程已经成熟，以解决日益增长的复杂性，主要是由2000年中期soc级设计的出现所驱动。今天，我们发现FPGA市场的验证过程正在成熟。这种成熟可能是由于设计的复杂性不断增加，以及通过采用提高生产力的FPGA设计和验证解决方案来控制成本和工程人员数量的相关努力。

也许今年的研究中最令人担忧的发现与具有重大错误逃逸的FPGA项目的数量有关。然而，我们确实发现了一个有趣的相关性，减少功能缺陷的改进有助于非平凡的错误逃脱和FPGA项目的功能验证过程的成熟。数据表明，在功能验证过程中更成熟的项目可能会经历更少的错误逃脱。

为了验证这一说法，我们将研究参与者分为两组:没有bug逃逸的FPGA项目和经历过bug逃逸的FPGA项目。然后，我们检查了采用各种验证技术的百分比。结果如图13所示。

图13:2020个具有重大错误逃逸的FPGA项目投入生产。

然后，我们检查了采用各种验证技术的百分比。结果如图14所示。

图14:过程成熟度和重要的bug逃逸。

这些发现在统计上具有显著意义，因为没有漏洞逃脱的组倾向于采用更多的各种验证技术，这表明他们在验证过程中更加成熟。然而，从我们的研究数据来看，我们无法评估任何特定验证技术的成功或有效采用。

现在让我们转向安全关键设计及其硅的成功。直观地说，人们可能会认为，严格和结构化的流程需要坚持一个安全关键的开发流程(例如用于军用/航空的DO-254，用于汽车的ISO 26262，用于医疗的IEC 60601等)，在防止错误和实现硅成功方面会产生更高的质量。

我们查看了从事安全关键设计的FPGA项目，然后检查了从事安全关键设计的项目的漏洞逃脱和没有漏洞逃脱的百分比，如图15所示。

图15:安全关键与非安全关键FPGA设计的非平凡错误逃脱。

显然，数据表明，为确保安全而采用的开发过程并不一定能确保质量。也许这并不直观。然而，公平地说，当今设计中实现的许多安全关键功能相当复杂，增加了验证负担。

2020年研究总结和主要发现

FPGA市场正在经历复杂性增长的痛苦，就像IC/ASIC市场在2000年早期和中期所经历的那样。就像那段时间的IC/ASIC市场一样，今天的FPGA市场也被迫成熟其功能验证流程。在我们的研究中，通过检查功能验证技术的增加采用，以及作为FPGA团队成员的验证工程师数量的增长，可以很容易地衡量这一点。也许今年的研究中最令人不安的发现涉及到大量的FPGA项目，这些项目在生产中出现了重大的漏洞。我们确实发现了一个有趣的相关性，减少功能缺陷的改进有助于非平凡的错误逃脱和FPGA项目的功能验证过程的成熟。

对于IC/ASIC市场，我们的研究发现验证过程正在不断成熟。特别是，正式技术的持续增加采用是令人鼓舞的。同样对于IC/ASIC市场，我们对调谐模拟电路缺陷的大幅增加感到惊讶。对这个问题的一种解释是，最近在各种尺寸的设计方面，模拟集成的增加，这导致了模拟问题的增加。

这是2020年威尔逊研究小组研究的结论。这些两年一次的研究背后的很大一部分动机是增加我们的社区对我们这个重要行业的理解，这样我们和你就可以更好地决定如何开展我们的业务。我们希望我们已经实现了这一目标。

要了解更多信息，请阅读西门子EDA(西门子数字工业软件的一部分)的白皮书:2020年Wilson Research Group功能验证研究- FPGA功能验证趋势报告而且2020年威尔逊研究集团功能验证研究- IC/ASIC功能验证趋势报告．

所有图片来源:威尔逊研究集团和Mentor, A Siemens Business, 2020功能验证研究©Mentor Graphics Corporation