即使是最大的支持者的比例已经改变了他们的论调。
什么区别一个节点。
两个相当重要的变化发生在从16/14 10/7nm(除了更加混乱的命名约定)。首先,公司需要更多transistors-processor等公司英特尔AMD,IBM和高通——面对意识到他们可以装更多的逻辑到死,但他们不能访问这些晶体管和过去一样简单。其次,大多数人都认为收缩特性本身不再是足够好的实现35%或更大的性能改进和/或权力。因此,尽管该行业将继续缩小到7和7 +(另一个令人困惑的数量),真正的焦点已经转移到架构。
建筑只是部分的芯片上的逻辑,这是数据处理部分。底层转移涉及的数据流的变化。系统越来越distributed-think传感器在汽车,例如,或云与一个典型的数据中心和数据处理需要发生的地方这是可以做到的最快,最便宜的,使用最少的权力。通常不是一个单片机解决方案,部分原因是它需要移动大量数据和部分原因是并不是所有的数据类型都是相同的。视频数据是不同的文本,例如。
这就是为什么有如此多的关注互连标准等gen z,CCIX,OpenCAPI,新的内存类型(ReRAM、3 d Xpoint,相变),这可以帮助减少延迟。
”EUV到来,我们会到7和5 nm,”维纳Venugopal,工程副总裁在思科的核心软件集团,在小组在本周的GSA硅2017年峰会。“但架构,到目前为止,移动针。”
所以当比例仍然是重要的公司发展大逻辑芯片,单独伸缩不确定当公司将迁移到下一个节点。这取决于多种因素,这些无数因素会随着时间的推移变得越来越重要。常用的术语是“平衡”,它涉及到诸如内存体系结构和访问,片上和片外的带宽和单片机或multi-chip配置。
“如果你想让性能从一个地方,它不会,”乔Macri)说,公司AMD的产品副总裁兼首席技术官说。“我们讨论的是分布式内存,内存层次结构,计算的上都是分布式计算”。
克雷格•Hampel首席科学家Rambus的内存和接口部门,表示赞同:“摩尔定律会慢,因为如果你有64或48芯,你不能使用它们。它可能是更好的减少higher-transistor数到包含特定于应用程序的加速度。我们看到的指令集安全与压缩,像英特尔这样的公司为例。我们看到集成gpu,甚至fpga。所以我们看特定于应用程序或数据特有的资源而不仅仅是复制结构。”
这并不一定意味着更少的晶体管。事实上,它最终可能需要更多的晶体管。但是他们不都是在一个芯片上。
“你需要共享的效率,”尼克Ilyadis说,副总统的组合和技术策略迈威尔公司。“这并不都是在同一芯片上。它可以在多个芯片。但由于异构系统,打破东西越多,你所需要的更多的晶体管”。
这是一个从根本上不同的方法解决这个问题,而在过去这种想法不是一个选择。在28 nm,添加另一个芯片的成本。不过,在16/14nm公式发生了变化。每个晶体管的价格,甚至每瓦成本,不再便宜。10/7nm,翻倍的晶体管不仅不是更便宜,更耗费时间来设计和制造。
当收缩仍然是一个重要的选择逻辑,只有一块16/14nm后的解决方案。
有关的故事
焦点转移到体系结构(2016年9月)
随着芯片制造商寻找新市场,最大的爆炸重点不只是过程节点了。但这样的变化也增加风险。
新的体系结构,加速芯片的方法
度量性能改变10 nm和7海里。速度仍然很重要,但一个大小并不适合所有人。
新BEOL /摩尔突破?
不同的材料,方法为7/5nm接触和互联开始浮出水面。
|
|
|
|
|
|
|
|
留下一个回复