先进的三维设计技术开的可制造性

Yu·德·陈,杰克黄,大赵,Jiangjiang Gu(吉米)和约瑟夫·欧文

收益和成本一直是关键因素对半导体产品的制造商和设计师。这是一个持续的挑战来满足目标的收益和成本,由于新设备结构和流程创新的复杂性增加了在每个技术节点实现改进产品性能。可制造性设计(DFM)和设计技术开DTCO)被广泛用于确保成功交付在半导体制造新工艺和产品。在本文中,我们开发一个新的3 d DTCO模型相结合3 d结构优化和电分析。我们将讨论如何使用这个3 d DTCO模型提高产品产量和半导体制造业加速产品交付时间表。

1。介绍
DTCO的重要性在几乎每一个半导体设计和制造过程中几乎不能被过分强调。在传统半导体设计,大量的技术用于提高光刻分辨率,如光学邻近校正(OPC)和移相掩模(PSM)。设计通常是制造二维后,签字的单一检查(2 d设计规则检查或2 d DRC)完成。

这个设计很好一直工作到更复杂的过程,介绍了多个模式流程在过去的几年里。复杂的沉积和蚀刻在这些新的光刻过程已经使它几乎不可能单独的流程步骤的设计,和这些复杂的变化过程带来进一步的设计挑战。此外,某些类型的错误在设计和布局是没有明显可见的在二维的刚果民主共和国,很难完全验证可制造性和设备的性能。因此,传统的2 d刚果民主共和国不再是足够的。一个更精确的3 d DTCO模型包含过程变异分析和设备建模时现在需要使用新的和更复杂的模式流程。

2。建模流程
图1显示了一个先进的3 d DTCO建模过程,在Coventor开发SEMulator3D虚拟制造平台[1]。

图1:开发的3 d DTCO建模过程,
Coventor SEMulator3D虚拟制造平台。

后输入二维布局信息和执行2 d刚果民主共和国检查,过程和变化信息添加到设计流程在SEMulator3D构建一个高度精确的3 d模型。3 d模型可用于搜索和验证问题或热点,这可能是强调在2 d刚果民主共和国。尽管一些热点可以确定使用简单的2 d刚果民主共和国,这些结果可能并不完整,由于沉积过程的可变性,腐蚀或其他光刻过程没有反映在2 d刚果民主共和国。3 d建模过程包括过程和结构信息,并可以强调结构性问题,如最低绝缘距离,接触面积,或其他产量限制设计问题。

关键工艺参数也可以通过3 d DTCO建模容易识别。工艺参数和设计可以评估对某些关键目标,如cd、产量限制间距,3 d违反设计规则,电阻/电容和其他过程和设计问题。使用这些筛选结果,过程工程师可以集中他们的努力控制关键流程设计嵌入式测量和计量规范的结果。或者,他们可以专注于过程控制,减少关键流程步骤的变化。

一旦在SEMulator3D确认过程窗口,用户可以提取晶体管的电特性和探索过程的可变性对设备运行的影响。设备性能可以跨模式的变化,测量了光刻、腐蚀、沉积和其他过程集成的效果。

在这项研究中,我们实现了一个典型FinFET SEMulator3D流程流,流动模式是基于14海里的地方finFET技术。刚果民主共和国2 d和3 d DTC检查之后,我们确定哪些过程参数(s)对鳍上影响最显著的CD,并分析了这些参数对器件性能的影响。

3所示。结果

3.1三维热抽查
图2显示了一个示例的金属连接的后端行(BEOL)开发以及一些突出的热点。每个地区的位置中标识的设备坐标结构,用蓝色标志代表可能的故障点确定的三维虚拟模型在DTC检查最小差距,最低接触面积,最小宽度金属检测。

图2:金属连接的例子(BEOL)行发展的后端,并强调了热点。

使用这个DTCO过程,设计师和工艺工程师可以快速优化设计和流程进行“虚拟”制造,避免冗长fab-based学习周期。

3.2分析
随后我们确认最重要的工艺参数,调节鳍CD使用“最终筛选设计(DSD)”[2]的算法,适合探索多种参数空间。膜厚度、鳍垫片厚度、芯棒腐蚀深度,和其他几个计量参数被定义为在这个仿真目标。筛选设计流程允许许多工艺参数包括在这项研究中,这样我们就可以有信心来准确识别的因素影响我们的过程(图3)。

图3 -分析输入显示过程参数包含在DSD研究。

回归结果发现5 20模拟运行的重要参数。最重要的参数是间隔氧化物沉积的厚度,而第二个最重要的是垫氮化硅沉积。回归模型表明高置信水平(r2 = 0.98) 20模拟运行结束时(图4)。

图4:回归DSD研究的结果

然后氧化不同垫片厚度来试图控制鳍CD。在这个例子中,我们表明,氧化的最大间隔厚度是31海里,自从RIE腐蚀过程失败的32纳米的氧化层厚度。氧化过程的垫片厚度SADP过程是2 + 3 nm。氧化垫片的局限性和相应的鳍上总结了CD在图5中。

图5:结果显示间隔的限制氧化和相应的鳍CD。

3.3电分析
在电分析,我们进行了设备模拟基于经典drift-diffusion模型。我们第四晶体管曲线生成和自动装置进行参数提取的曲线(图6和7)。这一步提供了解流程集成决策,如膜厚度和允许单元过程变化,晶体管装置性能的影响。

图7:NMOS & PMOS Ion-Ioff从设备模拟。

图7:Ieff / Vt / DIBL从设备模拟。

4所示。总结
在这篇文章中,我们已经讨论了一个3 d DTCO建模流程,DSD筛查和电分析用于预测工艺参数对器件性能的影响对于一个3 d FinFET模型。随着半导体技术的进步,三维DTCO流动正变得更有价值提高收益率通过最小化系统的随机参数的缺陷,主要通过预防、检测和修复预计热点。设计过程的技术开(DTCO)可制造性将是一个关键成功因素的公司希望成功实现新半导体产品的准时交货。

引用
[1]http://www.coventor.com/products/semulator3d
[2]l·肖et al .,“使用会议矩阵构造最终筛选设计”,杂志的质量技术、44卷,2012年1月1号