如何使用基于机器学习根本原因分析在实现更快的疾病预防控制中心分析和RTL签收。
多年来,芯片系统(SoC)设计尺寸已经越过billion-gate马克。引入了更高的复杂性在半导体设计交付所需的功能。异步时钟和复位的数量在这些复杂的SoC域越来越严重,导致数以百万计的时钟域交叉(CDC)违反在SoC的水平。这些违法行为由设计师需要一个专门的审查工作,以确保没有错误tape-out。
这些数以百万计的芯片项目违规行为施加了很大的压力,因为需要大量的工程师和相应的设计技术要求管理和规定的时间内完成RTL签收市场(TTM)。设计师最终处理时间,消耗迭代调试周期除了花很多时间到达每违反一个潜在的根本原因。本手册所有努力导致总体显著延迟关闭调试周期,CDC的签收,TTM。
Synopsys对此“下一代行业领先的VC SpyGlass RTL签收平台提供基于机器学习根本原因分析(ML-RCA)技术提供一个显著提高设计师的调试效率。本白皮书讨论如何利用基于机器学习根本原因分析在实现快10倍疾控中心分析和RTL签收。
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
|
留下一个回复