什么移动最新晶体管类型将意味着IC设计师。
我在本科的时候不久以前,我所有的电路和半导体教科书/教授讨论mosfet(金属氧化物半导体场效应晶体管),只是比是“更好”(双极结型晶体管)。仍有一些老教授谈论他们是如何使用是一个很好的工作,但每个人都知道这是场效应晶体管,是业内领先的游戏。不久之后,人们开始谈论FinFETs。突然,业内最热门的ICs最新FinFET技术制成的。回忆从我本科到现在,事情真的行动迅速。如今,生活在工业世界,甚至我听说FinFETs预计将很快的游戏。例如,他们说FinFETs不能小于5纳米,但我们已经在7海里的过程。所以,接下来是什么?
这就是为什么纳米线场效应晶体管(NWFET),也称为gate-all-around场效应晶体管,越来越关注。首先,它是可伸缩的超出5 nm,最好是比FinFET的速度和力量。更好的速度、力量和小。还需要我多说吗?
所以,如果我是一个集成电路设计师,什么是的变化会发生在我身上吗?NWFET有趣的部分是,它可以在两个不同的设计风格,水平和垂直。水平NWFET (h-NWFET)股票FinFETs相当类似的设计风格。在设计师的角度来看,你只是交换中的鳍FinFET纳米线,就是这样。因此,如果你是一个设计师,与任何设备无关,一切都是完全相同的,当你的设计团队决定继续FinFETs h-NWFETs。也许相同的科索沃民主党与一些更好的晶体管库会这样。
然而,当你的团队决定搬到垂直NWFET (v-NWFET),事情变得棘手。垂直V-NWFET让晶体管设计。换句话说,你可以用更多的晶体管,因为填充硅空间v-NWFETs占用较少的晶体管空间比任何其他类型的晶体管。然而,当我提到‘棘手’,我的意思是一种范式转移在IC设计和设计师。例如,我将如何设计电路的这些v-NWFETs吗?标准电池怎么样?sram呢?这是因为v-NWFET需要一个完全不同的设计风格与其他电路的设计。让我解释这种差异通过比较单个逆变器。
看到足迹减少50% !即使是最小的标准电池面积可以减少一半当v-NWFET开始被使用。然而,还要注意h-NWFET之间的设计风格和v-NWFET是完全不同的。像这两个逆变器之间的重大变化,将是一个巨大的影响,介绍了v-NWFETs时所有集成电路设计。
作为一个设计师,我预期迁移v-NWFET将被视为一个巨大的集成电路产业浪潮。首先,每一个电路设计(我的意思是每个!)会改变。标准的细胞,模拟(如锁相环,ADC…), I / O, SRAM…我们需要重新设计每一个电路。这需要时间,但它肯定是值得的,因为它将导致更小的足迹和硅区域(更多的钱)。第二,因为占用减少,这些v-NWFET电路的寄生将小于其他先前non-v-NWFET电路。这将导致更好的电路性能比其他任何晶体管。第三,垂直晶体管将导致三维集成电路的新时代。虽然目前的技术使用tsv(在矽通过)堆栈顶部一个芯片,v-NWFET提出了晶体管设计的可能性,在另一个晶体管。研究论文已经提出这个神奇的概念的原型。
期待v-NWFETs采用在不久的将来,设计师需要重新思考和验证他们的设计流,以确保一切都是正确的。然而,我们不是从头开始战斗。提取,例如Synopsys对此提取技术是黄金标准参考从设备层面分析(Sentaurus TCAD) 3 d领域解算器(拉斐尔XT和QuickCap)和门电路级提取(StarRC)。Synopsys对此严重关注新技术,愿提供一个完整的解决方案,当我们决定这一转变FinFETs NWFETs。
|
|
|
|
|
|
|
|
|
|
的VNWFET imverter图片不清楚。跟踪在X维少的layer2堆栈但两倍人在Y维度。
在“Z”维度,层2(黄色)连接在3个地方,欧姆接触终端“我”和场效应晶体管连接图层1 (Vdd Vss) layer3终端“锌”。
为什么场效应晶体管connectioins比电阻具体表现不同:为什么layer2区域下layer3“Znb”终端作为一个门,随着layer2面积layer3”在“终端作为欧姆接触吗?