测试高密度、面对面、晶圆键合3D堆叠技术的可行性和就绪性。
摩尔定律的扩展正在放缓,从一个流程节点到下一个流程节点在性能、功率、面积和成本方面的改进有限。因此,先进的封装和3D堆叠技术正在成为下一代高性能节能设计的关键驱动力。这些类型的system-in-package(SiP)技术要求设计人员重新设计片上系统(soc),并将大型单片系统“分解”为基于相同或不同技术的独立芯片(或芯片)。这些芯片是专门为2.5D或3D配置组装的,具有底层公共互连介质。以这种方式设计系统会产生重大的影响节约成本与单片模具相比。3D叠加本身比2.5D有额外的优势。由于其垂直连接,它可以在堆叠芯片之间实现更高的带宽和更低的延迟。在过去几十年里,这一直是学术界和工业界积极研究的一个领域。人们对高密度3D技术的可行性、成材率和成本、3D- ic设计支持基础设施、3D-测试等提出了质疑。在对3d - ic进行了几年基于模拟的探索之后,手臂的研究认为这些问题最好的答案是建造一个演示器。这需要在设计、电子设计自动化(EDA)和制造之间进行强有力的协作。
为了让这款演示机成为现实,Arm与GlobalFoundries来带出3D原型设计在2019年。该项目名为Trishul,目标是证明高密度、面对面、晶圆键合3D堆叠技术的可行性和就绪性,以实现高性能、节能设计。图1显示了一个代表的部分手臂Neoverse研究小组研究的系统,以及用3D演示的子系统组件框图。我们很高兴地宣布3D混合键合芯片已经完成制造,我们已经进行了全面的测试来测量和表征它们。主要的学习和测量结果发表在2020年国际电子器件会议(IEDM),报告半导体和电子设备技术、设计、制造、物理和建模领域的技术突破的首要会议。
图1:Arm Neoverse CMN-600和三维实现的2×2网格。只有蓝色和白色的“XP”块(NoC网格路由器)块在测试车辆中实现。
通过3D测试车辆(其GDS和die shot如图2所示),我们验证了我们的解决方案,克服了与3D堆叠相关的众多挑战。即:
图2:(a)顶部和底部模具GDS视图(b)放大视图,显示I/O单元连接到顶部金属外围垫进行预结合测试,并使用穿过硅通孔(TSV)进行粘结后3D测试(c) C4凸点、TSV和晶圆粘结垫俯视图(d) 3D测试飞行器的截面示意图和(e)相应的模具截面。
我们从3D测试车辆中验证的关键经验是,从电气连接的角度来看,面对面混合动力连接技术不会带来任何显著的延迟损失。如果可以管理跨模具工艺的倾斜,与最先进的基于凸点的模具堆叠技术相比,可以实现具有更高带宽和更低能量的单时钟域同步设计。3D堆叠可以显著提高片上内存容量和带宽,还可以提高系统的整体吞吐量,同时潜在地降低成本。
基于我们的发现,我们正在积极探索以3d为中心的架构,以提高SoC性能、功率和成本,同时解决电力输送和热管理方面的挑战。我们相信,高密度3D叠加技术与异构集成相辅相成,将开创下一代高性能和节能系统的时代,超越当前的摩尔定律2D缩放范式。有关更多细节,请阅读论文全文.
留下回复