不必要的X传播是昂贵的,痛苦的,可以允许滑功能缺陷。
在上个月的博客,Pranav莎,首席技术官真正的意图指出,未知的管理(X)模拟已成为一个独立的验证问题签收比例。现代电源管理方案影响设计重置(开始)。X管理和重置分析都是相互关联的,因为许多的X在模拟来自未初始化的人字拖,相反,X在模拟的缺陷妥协的能力到达一个清晰的理解的resetability设计。
的SystemVerilog标准定义了一个X作为“未知”的价值,它是用来表示当模拟不能肯定解决信号1,0,或z合成,另一方面,定义了一个X作为“不在乎”,允许更大的灵活性和优化。不幸的是,Verilog RTL仿真语义往往掩盖传播通过将未知转化为一个已知的未知值,而门电路级模拟显示额外的X将不存在真正的硬件。结果是缺陷被掩盖在RTL模拟,当他们出现在大门口,耗时的迭代之间的模拟和合成需要调试和解决这些冲突。解决门和RTL仿真结果之间的差异是痛苦的,因为合成逻辑不太熟悉的用户,和X之间的相关性两个困难。验证工程师必须首先找出门级仿真结果中存在X是否真正弄清楚之前是否有错误的设计。不必要的X-propagation从而证明昂贵,导致痛苦的调试,有时允许滑到硅功能缺陷。
持续的增加SoC集成和交互块的各种电源管理状态加剧了X的问题。在仿真中,X值默认分配给所有内存元素。虽然硬件重置可以用来初始化寄存器已知值,重新设置每个失败或锁并不实用,由于路由开销。对同步重置,合成工具通常俱乐部这些数据通路的信号,从而失去X-free逻辑和X-prone逻辑之间的区别。这反过来导致不必要的X-propagation在重置模拟阶段。最先进的低功耗设计有额外的Xs来源的额外的复杂性体现动态而不是只在芯片上电。
丽莎风笛手,从真正的意图,提出这个话题在DVCon 2012,她描述了一个流纸这可以缓和X的问题。流是复制。
本文描述了解决X-propagation问题,部分技术和部分方法。流汇集了结构分析、形式分析和仿真,地址,可以缩放的所有问题。在上图中,它显示了使用模型设计工程师和验证工程师。解决方案是静态分析为中心的设计工程师,主要是基于仿真的验证工程师。同时,designer-centric流在本质上是预防而验证流旨在确定和调试问题。
丽莎给进一步的背景在DVCon视频采访时,她谈到了各种X-issues替代处理。你可以看到它在这里。
我的猜测是,我们会看到进一步发展在这种新的、独立的验收问题。请继续关注。
|
|
|
|
|
|
|
|
|
|
留下一个回复