选择芯片设计者的数量正在增加。他们会选择哪一个呢?
埃德·斯珀林
选项的数量用于还原能力和提高性能在增加十年来首次。这对于芯片制造商来说是个好消息。它不太清楚谁将从中受益的工具,知识产权、资本设备和制造。
选择设计始终是一件好事。它允许团队将一个IP块另一方面,基于特定应用程序的需求,甚至一个单一的设计,和体重的一种方法与另一个从布局到内存配置。会在大量销售或市场价格不是一个issue-think数据中心,帮助——它将被使用在一个高度竞争的消费设备?
甚至摩尔定律似乎略有弯曲以适应这一切。定向自组装的工作是巨大的进步,这将使它成为一个现实10 nm或7海里如果极端紫外线光刻从未变得可行。也有其他的选择,如多波束、可替代多重图像使用193 nm浸没式光刻技术。
但这只是一个选项菜单的一部分。GlobalFoundries刚刚3 d叠加的重大突破,推出middle-via tsv似乎让它商业上可行的方法。在矽通过从制造的角度来看问题,因为这就像把一个巨大的管道进入衬底。拥有一个可重复的过程在很大程度上提供性能改进设计,因为两个芯片之间的距离是常常不到一个死去,它需要更少的力量,因为管更大、更短的距离。此外,有更少的RC与薄线问题,减少电迁移,和路由充塞因为记忆可以从另一个维度。
第三个选项是完全耗尽SOI 28 nm,这避免了finFETs设计的必要性。虽然finFETs提供重大改进控制泄漏,可以由FD-SOI相似的收益。意法半导体使得大部分节点,和许多公司预计将效仿。通过增加身体偏置,圣表明类似的收益与finFETs设计。
IBM是上面的所有工作。该公司可能会提供finFETs针对fd - soi,可能开发自组装,并最终在堆配置。别人会混合和匹配的选项,这取决于应用程序,成本考虑,无论它是一个平台衍生品。
但这引发了一些有趣的工具和设备方面的问题。如果所有这些选项可用,他们每个人的复杂性上升,随后体积的成本,然后将客户使用什么需要巨大的投资工具吗?如果他们选择使用FD-SOI 28 nm,然后老过程技术和工具可以很好地工作。如果他们搬到finFETs,他们需要更先进的EDA工具和铸造厂,投资于新设备。如果他们使用多层配置,提出了一系列新的挑战,需要更先进的工具,更复杂的测试和新包装设备。
而选择是伟大的设计师,他们有一个巨大的价格标签和更多的风险的公司,使这些设计成为可能。端市场支离破碎,但这样的设计选择需要为这些市场服务。
编者斯珀林
|
|
|
|
|
|
|
|
|
|
留下一个回复