确定单个晶体管降解在正常操作和这些变化如何影响电路的整体行为。
不同的挑战需要克服在设计集成电路。除了原理图和布局设计工作,验证的电路和半导体技术的非理想行为特别是也是相关的。
这些影响的确切相关性在很大程度上依赖于产品本身,目标应用程序场景的环境条件下,和任何特殊的要求,从设计风格与这些挑战的相应方法所使用的半导体和包装技术。一般来说,似乎极其缩放技术获取福利领域的性能,与缺点见上面提到的挑战。
感兴趣的各种问题成为在模拟电路设计验证。首先要澄清的是相关的和批判性的上述影响实际的项目。接下来,必须研究其影响和对策。
不同的分析方法和相应的工具可以检查不同的影响因素及其影响的行为实际上组件和电路在设计阶段。然而,这需要适当的模型和制定和参数化他们需要大量的工作。
英国国际贸易局人机交互的影响,在一个特定期间检查半导体技术技术资格。个人晶体管在相应的实验中,应用一个常数过分强调为了能观察到明显的退化在合理时间。这种测量往往需要10000秒,或不到三个小时。结果,改变选择的参数,如阈值电压VTH,饱和电流IDSAT,或最大跨导GMAX,随负载可以描述相互依存,温度和时间称为晶圆片级可靠性模型。
然而,当操作集成电路,一个独特的电力负荷应用于每一个晶体管,并因此降低独特。这将导致两个主要问题的集成电路设计师。
基于模拟可以回答这些问题。必须考虑,晶体管的操作通常不接受一个恒定的过分强调,而是低时变负载,他们组成的电路仍然需要工作多年。方便,王俐人模型通常是为了使一个外推低电压和电流,也就是说,正常操作条件,而不是过分强调和服务生活在年的范围,以及支持时间信号曲线。
方法使用的负载晶体管作为输入变量,计算预期的退化的帮助下王俐人模型是适合回答第一个问题。这种方法可用于单个晶体管和正在开发的完整电路,因为所有的晶体管电路也考虑在内,包括反馈给设计师在他们熟悉的工作环境。因此,预期恶化的信息是给设计师,结合他们的专业知识,评估这些变化的严重性。
老化模拟的一部分不同电路模拟器验证的模拟电路有一段时间了。他们补充标准香料模拟回答两个问题。衰老模型的帮助下,他们改变晶体管的预期退化成simulatable形式。底层的紧凑的晶体管模型的参数通常是定制的。另外,晶体管等效电路可以模拟退化。这导致一个虚拟电路的描述在一定经营期限在一个特定的场景中,可以在进一步检查模拟考虑所需的规范。
衰老模型本身都有越来越多的流程设计工具(此后)。他们的开发和参数化仍非常复杂,常常受到个体的需要。简化的过程中应该试图保持建模工作在合理的范围之内。
在未来,基于仿真的可靠性分析将为设计师提供更多信息的鲁棒性设计。衰老模型必须设计地图相关的影响没有太多的悲观情绪。如果他们管理,集成电路设计者可以有效地利用仿真结果,讨论可靠性方面与客户不用等待复杂和繁琐的测试。但后者依然存在一个固有的集成电路发展的最终的组件。
|
|
|
|
|
|
|
|
|
|
留下一个回复