测试挑战成长

半导体工程坐下来讨论当前和未来的测试挑战与戴夫·阿姆斯特朗,业务发展总监效果显著;硅产品营销主管史蒂夫•接线盒在导师图形测试解决方案;罗伯特•鲁伊兹Synopsys对此高级产品营销经理;总裁迈克Slessor形状因子;首席执行官和丹Glotter优+。

SE:从你的角度在测试的最大挑战是什么?

鲁伊斯:我想说三个方面。一是提高质量的测试程序,测试程序可以捕获更多的缺陷和有缺陷的零件。成长的挑战,因为在更高级的过程节点的缺陷变得更加难以用标准或检测到之前使用技术。第二个方面是处理测试的成本。这是已经在年复一年。在某种程度上,这个行业引入压缩技术来帮助解决这个问题。还有其他类型的技术,如多站点做测试,这是成为流行的帮助降低测试成本。总有把这些成本的压力下降。第三是维护设计师工作效率。对于很多设计团队、测试并不是一个大的增值。当然是增值的设计。 But from a designer’s perspective, who is trying to get out a 2 GHz design, test is something he has to deal with. So, maintaining design schedules, while putting in test that will deliver a cost-effective, high-quality test program, is fairly important. In part, that happens by bringing down the walls between test and design and making sure that’s one process.

阿姆斯特朗:对我来说,IP块的重用和整合成硅可能来自多个供应商,并有可能来自多个供应商的多条硅,带来的是大量的机会测试组。显然,问题是这些IP块是否有测试内容?,可以有效地整合?测试内容可以多路复用和测序,可以简化测试,降低测试的成本?我们如何整合其他方面的工厂为了优化测试?这个问题有很多方面。我们必须帮助行业如何有效的整合。

Slessor供应链面临的最大挑战:测试是测试的技术成本,以及商业模式。有一个巨大的创新,客户的需求和需要继续研发支出。也有成本压力。事实上,测试行业本身没有利润在过去十年的堡垒。理解我们的商业模式是什么以及未来经济可能是我们最大的和首要的挑战。

接线盒有无数的挑战。如果我必须选择一个让我夜不能寐,那么它可能是可伸缩性。现在我们看到设计giga-gate范围。它打破了许多事情。它打破内存占用,导致周的测试生成时间。所有这些事情并不扩展。所以我们的目标是寻找新一代的可伸缩性从测试生成的角度来看。有一些我们正在做的事情。最主要的事情之一是采取分而治之的方法。它是利用层次结构。 There is IP re-use as well. So if you’re doing test for IP, you want to be able to re-use that test data at the next level of hierarchy and combine things. It’s all about re-combining and re-using test.

Glotter:我相信测试只能做这么多。测试程序可以是很好的,但它只看着一个芯片。从EDA的角度来看,它看起来在一个芯片上。当你在一个测试人员测试它,它看起来在一个芯片上。没有人可以做一个完美的工作没有看整个竞技场和评估发生了什么。有时候,有一个问题测试人员。有时候,有故障探测器,探测器卡或测试程序。这成为为什么重要?例如,您需要资格multi-chip包。你有多个源的测试方案以及探针卡,EDA,测试人员等等。 Then you need to decide if it’s good or bad. And there are lots of issues and they continue to grow. It has nothing to do with geometries. It has to do with how to take multiple things and put them together. This has given rise to a whole new attempt to give answers that are not there today.

SE:多年来测试有什么变化和它的未来在哪里?

接线盒:有一件事是,测试已经从你不得不迫使设计师做的一件事,是工作的一部分。DFT是现在一种需求。它不再是一个争论的事情。没有它,你没有一个生产或经济上可行的组成部分。但除此之外,它变成额外的增值。例如,现在测试数据可以用来分析和提高产量。你看到测试不仅被用于生产,但对于系统测试和可靠性。在汽车领域,例如,你绝对需要芯片上的电路监测、可靠性改进和冗余。此外,如果你展望未来物联网,可靠性成为关键。诊断和收集数据的能力也需要芯片上的IP和监视功能。这些东西我们会看到从制造角度进行测试。

Slessor:在我看来,测试已经在回应一个度量我们的客户继续打。多少便士它成本测试一个死。当然,公司在引领,他们投资于一些研发,使其更高的学位是否multi-chip测试,更快的速度或其他方面。供应商创新让客户减少测试成本。因此,你要去弥补它。但在我看来,所有不同的举措,是否会创新结构从公司整合的角度来看,都是由需要降低多少便士才能测试一个死。

阿姆斯特朗:我吃了行业所做的感到骄傲。如果今天你看吃的进化,水平投入这些系统的性能比任何人设想那么多。展望未来,以非常低的成本,我看到运动向更高的站点数测试人员。但这只是用于高容量等领域消费的部分。少量的产品,我们还需要做很多改进我们需要如何处理它们。另一方面,我们已经做了一个令人难以置信的好地压缩模式,集中最可能的故障模式,并在某些情况下,我们不需要适当的测试。尽管如此,复杂的芯片会保持增长。我很乐观,我们没有成为了一个产业。挑战在于我们如何使用这些晶体管?然后,如果我们有所有这些晶体管,我们如何最好需要测试吗? One trend is redundancy and repair. If you have adequate redundancy and repair, I can envision a place where test will no longer be needed. For now, however, you can’t do without test. You still need yield feedback and other technologies.

鲁伊斯:这绝对是一个趋势,再利用部分的DFT不仅仅是逻辑测试。一个例子是将诊断信息的字段来提高产量。另一个趋势是重用电路帮助功能消除漏洞。此外,几年前,客户是IEEE 1500标准不感兴趣,这将引入额外的盖茨设计改善核周围的可测试性。但是这些担忧似乎消失。我们将会继续看到这一趋势,测试被认为是重要的足以把越来越多的测试IP,或者DFT,到设计。将施加更大的压力在设计流程和技术,如合成、更互动与测试。我们将看到这些类型的技术向前发展的趋势。

SE:测试成本?

鲁伊斯:有众所周知的技术对于特定部分的测试成本,即数字部分。然而,这一趋势是集成更多的模拟组件设计。从客户的反馈,大部分的测试成本的来源。它的时间来测试模拟。这是模拟的性质。但这将是一个问题,特别是对于设计团队,在过去没有看混合信号设计。

阿姆斯特朗:如果你想看一个技术节点和技术节点的成本随着时间的推移,测试的成本持续下降。面临的挑战是,每个人都看着尖端技术节点,这带来了领先优势的价格。显然,测试的成本也由晶体管。另一方面,我们预测,扫描链测试将在未来三年内翻倍。和测试的一个重要因素。显然,有些事情EDA公司所做的帮助。底线,在我看来,是测试的成本将继续跟踪并将减少为每个晶体管的测试。展望未来,我们将需要在如何处理这些IP块,如并行测试它们。

接线盒:15年前,成本停止跟踪。测试晶体管成本没有降低的成本尽快制造晶体管。然后,我们进入一个全新的范式的压缩和芯片上的DFT,这带来了曲线。对数曲线呈指数下降。我们将会继续看到几个代。它需要专注于新技术如压缩,芯片上的DFT,和更多的并行性。我们关心的另一个因素是市场的时候。设计窗户都很短。努力生成测试,在某些情况下,不是跟踪。现在我们的一个重点是减少工作时间来生成和验证测试。 And that is something that is not decreasing exponentially per transistor. There is a lot of innovation required there in terms of how to parallelize that effort and how you re-use existing test.

阅读本圆桌会议的两个部分,点击在这里。
阅读本圆桌会议的三个部分,点击在这里。