中文 英语

标签:Silex的洞察力

周回顾:设计，低功耗
通过杰西·艾伦- 2022年11月11日-评论:0

芯片设计Fraunhofer IIS/EAS在三星的5nm技术上实现了来自开放计算项目(OCP)的束线(BoW)标准接口IP。这项工作的目的是使芯片在中小型生产的产品中更加可行，并确定未来需要额外的统一标准，例如模对模连接。“作为……»阅读更多

周回顾:设计，低功耗
通过杰西·艾伦- 2022年3月4日-评论:0

Tools & IP Imperas Software推出了RISC-V验证接口(RVVI)。开放标准和方法可以适应RISC-V规范中允许的任何配置。RVVI定义了RTL、参考模型和试验台之间的接口，用于RISC-V设计验证，目的是使RISC-V处理器DV可重用。它支持多哈特、超标量和输出…»阅读更多

周回顾:设计，低功耗
通过杰西·艾伦- 2021年12月17日-意见:0

内存CEA-Leti在130nm节点上演示了16kbit铁电随机访问存储器(FeRAM)阵列。它利用最小为0.16 μ m²的TiN/HfO2:Si/TiN铁电电容器的线后端(BEOL)集成和焊料回流兼容，首次用于此类存储器。研究人员预计，它将用于物联网和可穿戴开发等嵌入式应用程序。»阅读更多

周回顾:设计，低功耗
通过杰西·艾伦- 2020年6月19日-评论:0

Rambus在台积电的N7 7nm工艺上推出了112G XSR/USR PHY IP。PHY IP为芯片和协同封装光学实现了模对模和模对光引擎连接，目标是数据中心、网络、5G、HPC和AI/ML应用。它已在硅中被证明超过CEI-112G XSR规范的到达/误码率性能，并支持NRZ和PAM-4信号在v…»阅读更多

周回顾:设计，低功耗
通过杰西·艾伦- 2020年6月12日-评论:0

Synopsys收购了Qualtera，一家半导体测试和制造大数据分析提供商。Qualtera的Silicondash平台成立于2010年，总部位于法国蒙彼利埃，提供离线和在线模块，用于数据分析、可视化、仿真和建模，以开发控制策略。结合Synopsys的TestMAX测试自动化解决方案，…»阅读更多

周回顾:设计，低功耗
通过杰西·艾伦- 2020年5月8日-意见:0

Ansys的RedHawk-SC多物理场签到软件通过了所有台积电先进工艺技术的认证，包括N16、N12、N7、N6和N5。该认证包括提取、电源完整性和可靠性、信号电迁移(EM)和热可靠性分析以及统计电磁预算分析。Aldec推出了一款高性能的新型FPGA加速板…»阅读更多

周回顾:设计，低功耗
通过杰西·艾伦- 2019年11月29日-评论:0

Aldec推出了hhs - mpf500 - m2s150开发工具包，用于基于fpga的嵌入式系统的硬件和软件的早期联合开发和联合验证，这些系统将使用Microchip的PolarFire或SmartFusion2系列中的一种或两种设备。hhs - mpf500 - m2s150开发套件具有Microchip的低功耗PolarFire MPF500T FCG1152 FPGA，该FPGA具有481k逻辑元素，1480个数学运算单元。»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu