中文 英语

博客评论:1月4日


西门子EDA的Harry Foster调查了IC/ASIC项目总时间中用于验证和增加工程人员数量的百分比,特别是对验证工程师的需求不断增长。Synopsys的斯泰利奥斯•迪亚曼提迪斯(Stelios Diamantidis)认为,利用人工智能重新定位旧芯片,提供了一种在节点之间移动芯片设计、吸收市场过剩产能的方法。Cadence的Paul McLellan……»阅读更多

铜互连能走多远?


随着领先的芯片制造商继续将finfet(很快还会是纳米片晶体管)的尺寸扩大到越来越小的间距,使用铜作为衬里和阻挡金属的最小金属线最终将变得站不住脚。接下来会发生什么,什么时候发生,还有待决定。目前正在探索多种选择,每一种都有自己的一套权衡。自从IBM将计算机引入这个行业…»阅读更多

汽车MEMS加速度计设计验证:一个真实的例子


标准有限元(FE)模型,特别是那些包含多个物理域的模型,由包含大量自由度(DoF)的设备的详细表示组成。设计中的自由度是描述设备的运动或状态所需的自变量或参数的数量。一般来说,自由度的数量越多…»阅读更多

通过工艺窗口建模寻径:使用虚拟制造的高级DRAM电容器模式化工艺窗口评估


在先进的DRAM中,设计紧密封装模式的电容器以增加电池密度。因此,可能需要先进的制版方案,如多重蚀刻、SADP和SAQP工艺。在本文中,我们系统地评估了一个DRAM电容器空穴形成过程,包括SADP和SAQP模式,使用虚拟制造和统计分析在SEMulator3D。聚氨酯……»阅读更多

博客评论:12月7日


西门子EDA的Harry Foster通过增加各种基于模拟和形式化验证技术的采用,研究了FPGA功能验证过程的不断成熟。Synopsys的Stewart Williams介绍了嵌入式边缘的可伸缩开放架构(SOAFEE)项目,以及它如何使汽车软件开发、测试、虚拟原型和验证……»阅读更多

让尖端节点的芯片产量更快


半导体制造的模拟正在升温,特别是在最先进的节点上,数据需要在变化和不良率等因素的背景下进行分析。《半导体工程》采访了Lam Research公司计算产品副总裁大卫·弗里德(David Fried),谈论了Lam最近收购Esgee Technologies的背后原因。»阅读更多

创建气隙以降低FEOL中的寄生电容


减小栅极金属和晶体管源/漏触点之间的寄生电容可以减少器件开关延迟。降低寄生电容的一种方法是降低栅极和源/漏极之间材料层的有效介电常数。这可以通过在该位置的介电材料中创建气隙来实现。这种类型的工作…»阅读更多

博客评论:11月16日


西门子EDA的Jake Wiltgen解释了在按照ISO 26262标准进行设计时,暂时性故障和永久性故障之间的区别,包括它们的来源和防止它们的关键方法。Synopsys的Vikas Gautam指出,设计大型soc的经济性如何推动基于芯片的设计,以及对诸如UCIe等模对模标准的需求,以及关键协议验证。»阅读更多

博客评论:11月9日


Cadence的Claire Ying发现CXL的最新更新引入了以内存为中心的结构架构,并扩展了提高规模和优化资源利用的能力,这可能会改变世界上一些最大的数据中心和最快的超级计算机的构建方式。Synopsys的Gervais Fong和Morten Christiansen检查USB 80Gbps规格的最新更新…»阅读更多

小口:小包装最好的东西


封装系统(SiP)正迅速成为越来越多应用和市场的首选封装选项,引发了围绕新材料、方法和工艺的狂热活动。SiP是一种基本的封装平台,将多种功能集成到单个基板上,从而实现更低的系统成本、设计灵活性和优越的电气性能。»阅读更多

←老帖子
Baidu