在光刻和面具


半导体工程坐下来讨论光刻和格里高利·麦金太尔光掩模技术,先进模式部门主任(getentity id = " 22217 " e_name =“Imec”);哈里·莱文森高级研究员和高级技术研究主管[getentity id = " 22819 "评论=“GlobalFoundries”);首席技术官David炸(getentity id = " 22210 " e_name = "湾……»阅读更多

Fractilia:粗糙度计量模式


出现了一种新的创业和公布了一项技术,地址的一个更大的但不理解先进光刻——模式粗糙度的问题。启动名为Fractilia,是一个基于软件的计量工具,分析了CD-SEM晶片粗糙的图像模式。Fractilia,自筹资金启动,由克里斯·麦克和坦率的。麦克,被称为绅士sc……»阅读更多

为什么EUV是如此困难


多年来,极端紫外线(EUV)光刻是一种很有前途的技术,应该帮助启用高级芯片扩展。但经过多年的研发、EUV还没有在生产,尽管主要支持产业,巨大的资源和数十亿美元的资金。最近,然而,[gettech id = " 31045 "评论= " EUV "]光刻pos似乎指日可待…»阅读更多

10 nm FinFET市场升温


10 nm finFET市场升温铸造业务,由于持续的大力发展先进芯片在节点。不久前,英特尔宣布10 nm finFET的过程,计划在2017年增加的技术。然后,台积电最近推出了10 nm的过程,计划通过2016年第四季度进入生产。现在,三星电子表示,它已经开始大规模……»阅读更多

7纳米光刻技术的选择


芯片制造商正在酝酿他们16 nm / 14 nm逻辑流程,预计10 nm进入早期生产今年晚些时候。除非在光刻技术取得重大突破,芯片制造商正在使用今天的193海里浸泡和多个模式16/14nm和10纳米。现在,芯片制造商关注7纳米光刻技术选项。为此,他们希望利用两种技术的结合…»阅读更多

1 xnm DRAM的挑战


在最近的一次活动中,三星发表了一篇论文,描述了该公司计划扩展今天的平面后发到20海里。这是一个了不起的壮举。直到最近,大多数工程师认为今日将在20 nm左右停止扩展。相反,三星是增加世界上最先进的DRAMs-a 20纳米线部分计划更进一步。微米和SK海力士-秀……»阅读更多

EUV:成本杀手或者救世主?


摩尔定律,半导体行业的经济基础,指出晶体管密度双打每一代技术,在固定成本。IMEC的丹Mallik解释说,然而,过渡到一个新的技术节点不是单一事件,而是一个过程。通常,当新技术首次被引进时,它带来了晶片成本增加20%至25%。过程选择……»阅读更多

得到了叠加


芯片制造商继续迁移到下一个节点,但有迹象表明,传统IC比例正在放缓。那么是什么导致经济放缓?或者,可能最终撤销[getkc id = " 74 "评论=“摩尔定律”)?它可能是一个因素的结合。可以肯定的是,集成电路设计成本和复杂性在每个节点飙升。扩展的挑战也起到了一定的作用。和ov……»阅读更多

接下来EUV挑战:面具检查


极端紫外线([gettech id = " 31045 "评论= " EUV "])光刻还没有准备就绪,但是最后的技术正朝着正确的方向前进。EUV光源,例如,正在取得进展经过多年的延误和挫折。现在,在一个可能的突破EUV,这个行业是回顾一个挥之不去的问题,问一个简单的问题:你如何检查EUV p…»阅读更多

为检验和计量闪舞


芯片制造商正从平面技术,各种类3 d结构,如3 d NAND和finFETs为这些设备,芯片制造商工厂面临着众多的挑战。但是一个意外,常常会忘记技术正成为也许最大的挑战在逻辑学和记忆过程控制。过程控制包括计量和晶片检查。Metrolo……»阅读更多

←旧的文章
Baidu