处理功能的正确性、安全性、信任和安全

我们六个月进入大流行,它看起来像面对面会议成为遥远的记忆,现在虚拟会议成为例行公事。以前去一个会议(有时长途)是唯一能够参加技术演示,了解最新的技术和方法,这是只有当你收到你的老板允许参加。旅行并不便宜,长时间离开办公室意味着你没有花时间在工程公司的产品。你也不得不记住信息或下载pdf文档的程序,你可以参考。

虚拟游戏改变了的我们能够获得令人垂涎的会议材料。来自世界各地的虚拟会议允许任何人参加没有旅行的费用和花费的时间远离关键项目。此外,录像演示现在可用标准和按需即使在虚拟的事件发生,你可以一遍又一遍。

为此,OneSpin参加DAC和即将到来的欧洲DVCon技术项目给我们的独特的机会来扩展我们的知识集成电路完整性验证以容易消化的格式你不管你的地理位置。下面是会议相关的材料,您可以下载来确保你的设计意图和操作是安全的,信任和安全无论如果你从事商业或开源核心(比如RISC-V)。

57^th今天DAC内容您可以下载:

自动化的可信度评估第三方半导体ip
约翰Hallman IP追踪论文发表的产品经理的信任和安全

开发人员的安全,强调安全的soc再也不能忽视安全漏洞的风险当集成第三方IPs。重新验证一个IP是不可行,成本太高了,更当实现级专业不是内部。验证和代码审查可能会错过隐形木马或漏洞,表面深度问题,滥用场景远离IP目的使用。也出现了一些解决方案来解决这些挑战。航空航天公司和OneSpin分享结果应用的自动化IP信任和保证流超过90 RTL设计。

观看视频

安全和信任的保证RISC-V开源内核
首席科学家,海报会议提出的斯文拜尔OneSpin解决方案

RISC-V开源硬件社区注入了新的活力。许多个人、公司和组织,包括OpenHW集团,不断释放出新的和更新的实现RISC-V ISA。然而,彻底的功能验证处理器是非常昂贵的。建立了IP提供商使用专有的架构有几十年的经验和巨大的资源致力于功能验证。然而,安全问题经常错过。RISC-V可以和负担得起的保证和安全验证处理器核心更上一层楼,匹配甚至超过建立IP供应商的质量。Edaptive计算和OneSpin分享结果RISC-V正式验证解决方案的应用程序的两个核心(RocketCore和OpenHWCV32E40P)。

下载海报展示

故障分析ISO 26262标准的安全机制和计算
海报会议提出的Jorg Grosse、功能安全产品经理,OneSpin解决方案

汽车应用和定量FMEDA符合ISO 26262可能是一个挑战。故障注入可用于推导硬件安全指标。然而,对于复杂的芯片或半导体ip与各种安全机制,使用故障模拟是费力而耗时的。使用正确的刺激是什么?我怎么能加快故障仿真?我怎么能在流的早期检测如果安全架构不会让我目标SPFM和线性调频指标,是否我的目标是一个ASIL-B, ASIL-C,或ASIL-D系统?好消息是,有替代方式方法的问题,可以减少甚至消除了故障模拟的需要。发现如何实现精简、自动化和高效量化FMEDA流。

下载海报展示

的作用等效fpga在核应用程序检查
海报会议提出的尤尔根•丹纳雷、平台架构师和硬件开发人员,金通公司

45一个标准IEC SC系列调节电子仪表和控制设备在核应用程序。特别是,IEC 62566集中在FPGA开发活动,包括验证post-synthesis和post-place-and-route网表。你怎么能减少缓慢门电路级模拟?你怎么能确保实现工具没有引入的错误吗?当使用更先进的实现流是可能的?幸运的是,有正式的验证工具,专用于FPGA流动。几天的努力,可以详尽的验证大型网表。至关重要的是,这些工具是独立的实现工具,安全标准的基本要求。

下载海报展示

正式的验证RISC-V内核
RISC-V剧院表示省的萨拉赫丁省Hetalani OneSpin现场应用工程师

OneSpin是一个自豪的成员RISC-V国际和OpenHW集团。作为我们的一部分参与虚拟DAC RISC-V馆,仙灵Salaheddin Hetalani将概述的形式验证提供了关键的优势时,确保将开源硬件设计是免费的缺陷和其它问题。中表示许多案例研究涉及与OneSpin成功的验证RISC-V验证应用程序自动化和加速验证,确保合规证明RISC-V指令集架构(ISA)与空白或不一致。

观看视频

不要错过DVCon欧洲2020内容

虚拟DVCon欧洲将于10月27日和28日举行。OneSpin预定举办的论文演讲主题的信任和安全以及教程如何实现验证覆盖安全审核和认证。一定要检查出这些会话!

一个自动Pre-silicon IP可信度评估硬件保证
论文陈述:集成电路设计包括内部和第三方知识产权,包含硬件木马。一个独立、可信,完整的IP模型,适用于自动化正式与知识产权过户水平(RTL)代码使用商业上可用的工具,可以用来证明没有功能的木马。这样的模型通常是不可用的,除了某些重要的IPs,,例如,RISC-V处理器核心。这些模型的发展可能是昂贵和费时的。提出了IP可信度评估过程不需要信任模型。方法使用自动化工具,扫描IP RTL代码来检测可疑或不寻常的代码模式和已知木马签名。这少量付出,客观评估可以发现木马并提供警告,根据项目的具体情况下,可能需要额外的调查。演示的方法是在很多开源和专用测试设计包含硬件木马。

一个方法来验证功能、安全性和信任RISC-V内核
论文陈述:现代处理器的设计呈现出的一些困难的硬件验证的挑战。这些挑战尤其急性RISC-V处理器核心设计,与大范围的变化和实现大量的来源。本会话描述常见的验证方法可用RISC-V核心供应商和集成这些核心芯片系统(SoC)团队。它跨功能的正确性,包括合规,发现安全漏洞,和信任验证,没有恶意的逻辑已经被插入。详细的例子中发现设计缺陷实际RISC-V核心实现包括在内。这个演讲是适合任何人开发或评估RISC-V设计。

超越Bug狩猎:验证覆盖率从安全认证
教程:了解集成电路验证覆盖率是至关重要的会议完整性标准和远远超出检测错误的设计。没有适当的验证覆盖率指标,满足严格的安全标准和认证可能无法实现。精确的指标表明,存在差距的验证和提供一个清晰的视图中验证的努力正在取得的进展。常见的模拟指标是不精确的,只有测量控制覆盖导致显著缺乏验证质量。这些补救实践是耗时和未被发现的缺陷,可能会严重影响设计安全离开。突变分析需要实现安全风险的结果。结果,准确和可重复的创建可靠的识别验证差距通过强调过度约束,死亡和冗余代码。

本教程将探讨突变分析可以产生积极的影响你的设计的安全性,并提供签收信心需要实现适当的安全认证。此外,本教程将展示如何实现有意义的整合正式和模拟的覆盖率。许多验证工程师和经理的长期愿望,覆盖集成降低模拟和正式的重叠,并允许更快、更严格的审核。

注册DVCon欧洲https://dvcon-europe.org。

我们希望我们的团队精心制作的信息的专家将帮助你在你的努力实现集成电路完整性!