SoC集成头痛成长

随着IP块数量的增长,整合各个部分的头痛和确保他们在规定的权力信封内按计划执行。

这是说起来容易做起来难,特别是在最先进的流程节点。有更多的块,更多的权力领域,更多的状态和使用模型依赖性,有更多的争用的记忆。面对有生理效应,方块电阻/电容热效果,电迁移、静电放电、动态功率密度问题finFETs(和双模式在16/14nm和三/四模式在10纳米。还有更多的角情况下,更多的设计规则,总的来说,更可能出错。

把所有这些因素结合在一起,就必须能够检查各个部分包含在一个设计,这是经常的内部和商业化许可或购买的IP。虽然设计越来越少因为继续整合,减少供应商做,啥纠葛更工具,要求每一个新的先进的设计技术和测试。

“街区现在有1000或更多的连接,”伯纳德·墨菲说,首席技术官Atrenta。“大设计变得如此之大,你需要一个静态机制检查这些东西。有些公司强调正式作为一个解决方案,但这就像使用打桩机破解一个核桃。我们需要更多的静态测试,以确保你钩一切对的,你所做的时钟和复位,你所做的正确模拟。您还需要测试装置。和越来越多的模拟内容,你必须AMS模拟运行。常规的模拟是一个可怜的方法检查连接因为你启用或重置信号可能发送错误的平价钩。”

工具是一个解决方案。架构是另一个。这一个大的正在进行的辩论:有多少优势预先集成的和预先优化子系统真的提供吗?到目前为止,市场在几个领域,如处理器、音频/视频子系统。但似乎开始转变传统市场巩固和创建新的。

在传统市场,有更少的知识产权供应商。另一方面,很少有大芯片制造商购买他们的IP。这意味着解决方案可以为余下的客户定制和优化,进而加速投放市场的时间。但也有全新的一批球员在物联网的世界里,为他们和快速尝试新想法的能力可以区别市场份额,一场徒劳。

”在一个子系统有一个范围的IP缝合在一起,”吉姆·华莱士说,系统和软件组主任手臂。“那可以包括多层互连,闪光,静态存储器控制器,和IP建立物联网终端节点。但最后设备节点超限制。应用程序使用32 k到64 k的内存,124 k到256 k的flash,他们dq(数据质量服务)安全、无线电技术,他们主要依靠电池供电。如果是一种超低功耗器件,这最后一年个月费用。如果是主流,它需要持续几个月周。”

华莱士说,一个子系统为芯片制造商降低风险,减少投放市场的时间,并允许设计团队专注于真正区分他们的产品。同样的争论已经使用多年的标准的IP业务,但随着选择数量的增加,特别是在先进的节点,只能够选择正确的IP正在成为一个巨大的问题。至少一个子系统可以消除其中的一些问题,和供应商现在描述这些子系统在审判布局,这样他们就可以更好的预测性能和与其他子系统之间的互动和IP块。

但即使只有两个基本部分内存控制器+ PHY-integration并不总是和预期一样好。

“第一个集成的挑战是确保物理层和控制器一起工作得很好,”弗兰克说,铁产品管理高级主管Rambus。“一个公司销售PHY和控制器在一起,我们有一个抱怨,一个客户不能正常工作。用并行转换器是一样的。需要第三方认证的PCI Express,但是当你,融入一个SoC你可能无法匹配你所期望的性能。所以可能有认证级别的性能,但也有质疑你的SoC可以利用它。”

太多的数据
但是,这并不能解决另一个问题。有太多复杂的设计对于任何有效管理中的数据。虽然已经有很多讨论不断提高抽象层次,数据管理仍然是一个大问题。越来越成为一个问题在设计点,不担心爆炸的数据流过去。产生的数据量每一步的流程,从架构到物理布局验证和测试制造、快速增长。

“我们必须去的地方你的工具给你具体的信息,”Mark Milligan说,负责营销的副总裁Calypto。“作为一个行业,我们已经在错误的轨道上报道,越来越多的数字。我们需要的是具体的可操作的建议。但这只是问题的一部分。然后设计师要应用这些知识。即使你有concept-area、性能和设计你可能想应用设计创造力和以不同的方式做事情。这不是仅仅把分析问题。你需要真实的建议。你希望能够尝试并获得快速反馈的事情。”

他不是独自在评估。总裁兼首席执行官治之。说,测试的重点是能力,性能,你是否想要改变架构。“所有这些用例,每一个都需要不同的建模。这不是所有的RTL和它不是所有的建筑设计。一些是权力的分析。每当你有一个大的软件组件,第一个目标是让系统工作。你可能没有思考能力,安全或可配置性”。

所有的添加数据,包括从RTL库数据交换格式标准细胞,并通过GDSII继续膨胀,验证,和生产,在很大程度上是数学数据。在生产层面,特别是数字是令人惊叹的。

”的数据量是爆炸,”汤姆说,主任台积电。“这是直截了当地说每个人都有去云。大多数仍然是私有云,在我们的例子中我们要管理所有的区分。但当你思考未来的数据量从450客户提供8000产品,面临的挑战是如何有效地存储和过程数据和快速访问它。”

更大的机器
这个数据爆炸的最大受益者是硬件加速供应商-导师图形,节奏,Synopsys对此。事实上,Synopsys对此收购的前夕(2012年10月)的直接结果需要蛮力快速的方法来处理更多的数据。和仿真是现在被用于从软件原型和模型验证的标志是如何产生更多的数据。所有的三大EDA供应商报告持续强劲的销售仿真硬件平台。

最近宣布的协议有限元分析软件和导师图形,添加另一个皱纹如何模拟被用来处理这些数据。导师增加了一个API在勘探验证平台,允许Ansys的电力工具与底层硬件加速引擎。导师官员拒绝透露是否会扩大到API允许其他工具来利用硬件。

但尽管模拟器提供的处理能力的提高,越来越多的数据问题仍然只是一个不断增长的数据问题。

“这是一个不可避免的后果摩尔定律手臂的罗伯•艾特肯表示:“。“有更多的决定,更多的角落,越来越多的分析标准单元库,记忆。如果你打破一切成小块,这并不一定解决这个问题了,。现在的问题是你能否想出近似解决问题,而不是解决所有物理。”

结论
当然这是一种方法,但它是否将是一个不错的解决方案对SoC设计还有待观察。更多的碎片,无论大或小,更多这些部分之间的相互作用,更可能出错的事情来说更难硅创建工作,将更多的IP模块和子系统集成到那些出类拔萃,和更加难以优化。即使数据创建跟踪问题和解决问题是本身成为一个问题。

即使放置正在成为一个问题。Rambus铁说PHY和并行转换器现在的位置会影响性能和功率优化。“HBM,成千上万的别针,你必须路线所有这些来自控制器的信号。仅仅从功能集成的角度来看,你必须找出你房间把那些死,有时有四个相同的死亡。现在必须由多个团队与解决方案,信号完整性和电路知识。”

创建的数据跟踪问题和解决问题正在成为一个问题,。从另一个角度看,《战争与和平》的副本,公认的实力,根据3.6 mb古登堡计划。SoC设计团队现在通常产生的数据量是成千上万倍。发现一个错误在这个大规模的数据,无论是集成两个IP块或试图找出为什么一块比另一个更有效,就像找一个销在地上从飞机移动,随着数据量的增加在每一个新的节点。

在7海里,量子效应来分析数据,以及更多的过程变化,可能octa-patterning如果EUV不是商业上可行的,当然更多的IP和这些IP块之间的相互作用。和IP为一个节点或创建一个铸造的过程将不再工作在另一个铸造的过程,因为过程本身是发散的,有更长的列表的规则和为每一个角落。设计界非常彻底在确保每一步的过程数据,但是数据痕迹越来越这么长时间,这么复杂,其实用性仍是有限的,没有更好的方法来完善它,利用所有数据,不仅作品。