中文 英语
18l18luck新利
的意见

选择性去除更强的鳍

在假门移除后修整鳍片,以提高PPAC和减少变形。

受欢迎程度

作者:Matt Cogorno, Toshihiko Miyashita

还记得我们曾经可以在周日给手机充电,直到下个周末才会想起这件事吗?曾经有一段时间,电池寿命甚至不在购买手机时的十大考虑因素之列。然而,如今智能手机不断被用于计算、游戏、视频流媒体和其他耗电应用,因此电池寿命比以往任何时候都重要。

经典的摩尔定律缩放曾经同时提供芯片“PPAC”(功率、性能和面积/成本)的改进,但随着2D缩放达到物理极限,这种情况不再存在。展望未来,PPAC的改善将通过方法的组合包括缩小晶体管的新方法。仅仅把晶体管做得更小已经不够了;我们还需要提高电力效率,以在较小的外形尺寸下提供最大的性能。

提高移动设备电池寿命的一种方法是确保晶体管在应该关闭的时候真正关闭。理想情况下,当晶体管处于“关”状态时,不应该有任何电流流过晶体管翅片通道和栅极。然而,在现实世界中,总有少量电流泄漏通过通道,结和门电介质(称为I).因此,制造商不断努力将泄漏降至最低。

传统上,我通过加强对星门的控制已经减少了。FinFET的创新就是一个很好的例子。在这种方案中,整个晶体管在垂直方向上被拉伸,因此沟道从衬底中凸起,栅极包裹在翅片的三面。栅极在特定2D footprint中的较大接触面积允许更好地控制泄漏电流。

FinFET硅翅片中的大部分驱动电流都流向材料的表面,而不是翅片的中间,总电流几乎与翅片周长(有效通道宽度)成正比。这意味着当我们缩小鳍片和鳍片间距和/或减少每个晶体管的鳍片数量以包含更多的晶体管时,我们也需要使它们更高以补偿(图1);然而,在减薄、塑形和增加鳍的高度方面存在重大的工程挑战。


图1。从22nn到10nm的鳍形演变表明,为了获得更高的驱动电流和更好的静电性能,需要更高和更窄的鳍形[1-3]。原理图显示了翅片轮廓和关键物理参数。

一个关键的缩放因素是缩小鳍片之间的空间或间距,以减少整个设备的占地面积。这是非常具有挑战性的模式窄鳍与狭窄的pitch,所以行业标准的方法是模式的鳍到一个可管理的宽度和pitch,然后修剪他们之后。这通常是通过氧化鳍的顶部几纳米表面,然后使用湿化学去除薄的氧化层一步实现的。这种“全局鳍修剪”方法以相同的速率蚀刻所有鳍,以获得最大的可控性,但也为先进的设备带来了严峻的挑战。


图2。翼片显露后整体翼片修边工艺流程。

第一个问题与全球鳍修剪涉及机械强度的鳍后修剪。在图2所示的流动中,翅片修整后存在许多热过程,产生的应力对内外翅片的影响不同。这可能会导致鳍像孔雀羽毛一样扇形展开,这种扭曲会造成鳍通道应力的差异,从而导致通道流动性的差异。

第二个挑战是由于整体鳍片修剪同时修剪通道和源/漏(S/D)区域。如果S/D变窄,存取阻力将会上升,并首先抵消鳍片装饰的任何好处。

解决这些问题需要一种创新的方法,只修剪信道区域,而不影响S/D区域。我们在最近的IEDM会议上发表了一篇论文[4],我们展示了使用选择性蚀刻技术修剪硅鳍片的能力假门移除。

在图3所示的“局部硅翅片修剪”方案中,未修剪的翅片在翅片形成和金属栅极之间的步骤中保留了最大的机械强度。因此,它们在随后的步骤中不太容易变形。这种新工艺的另一个好处是S/D不暴露,因此修剪仅限于通道。这使我们能够创建精确的轮廓,我们需要:窄通道,宽源和漏,与最小的鳍变形。


图3。去除假门后进行局部翅片修整的工艺流程为后续工艺步骤保留了翅片的机械强度。

解锁这一性能提升的关键是能够控制蚀刻只有两纳米的硅使用生产者Selectra蚀刻系统。这相当于从晶圆表面去除单原子层的硅。为了使事情变得更具挑战性,我们需要对氧化物和氮化物具有极高的选择性,以防止对间隔物或其他材料(低k膜)的破坏。在我们最近的论文中,我们证明了该方案的可行性,精确的蚀刻控制,甚至改善了硅鳍的线边缘粗糙度(LER 2.1nm pre, 1.8nm post)。这些物理结果得到了验证,I改善了约10%在一个固定的(或~ 50%的I在固定I下的还原)与控制装置相比(没有局部鳍片修剪)。

这个结果是应用材料公司的一个很好的例子半导体设计和制造的“新剧本”使用新的基于材料的方法来实现先进设备的PPAC改进。

参考文献
[1] C. Auth等人,“22nm高性能和低功耗CMOS技术,具有全耗尽三门晶体管,自对准触点和高密度MIM电容器,”2012年Symp。超大规模集成电路技术。,第131-132页
[2] S. Natarajan等人,“14nm逻辑技术,具有第二代FinFET晶体管,气隙互连,自对准双模式和0.0588um2 SRAM单元尺寸,”2014 IEDM Tech. Dig。,第71-73页
[3] C. Auth等人,“10nm高性能和低功耗CMOS技术,具有第三代FinFET晶体管,自对准四方模式,有源栅极接触和钴局部互连,”2017 IEDM Tech. Dig。第673-676页
[4] T. Miyashita等人,“虚拟门去除后的选择性翅片修剪作为N5及以上的局部翅片宽度缩放方法,”2018 IEDM技术。挖掘。第827-830页

Toshihiko Miyashita是应用材料公司先进产品技术开发组的高级技术人员。他是生产线集成和设备开发的前端专家。他拥有10多项美国专利,并撰写或参与撰写了60多篇同行评审期刊和会议论文。



留下回复


(注:此名称将公开显示)

Baidu