在同步电路中降低数字开关噪声的130纳米测试芯片的设计和实际测量。
本文介绍了用于降低同步电路中数字开关噪声的130纳米测试芯片SCREAMER的设计和测量。通过PDN仿真，研究了时钟时延调度作为一种在频域优化开关噪声的方法。芯片上并行集成了四个测试设计实例，每个实例都解决了芯片上时钟树合成的时钟调度策略。这些策略针对两个所需的频率特性，即在设计时钟频率附近的降低，以及在GSM-850频段附近的降低。通过片上衬底噪声测量的比较研究评估了该方法的有效性，表明可以实现两个目标特性的显著降低。
如需阅读更多，请点击在这里．
|
|
|
|
|
|
|
|
|
|
留下回复