芯片功率分布建模在7nm以下变得至关重要


在每个新节点和3d - ic中,对soc中的功率分布建模变得越来越重要,其中涉及功率的容差要严格得多,任何错误都可能导致功能故障。在成熟的节点上,有更多的金属,电力问题仍然很少。但在高级节点上,芯片以更高的频率运行,仍然消耗相同或更大的功率……»阅读更多

SCREAMER:一种基于时钟延迟调度的频谱噪声优化演示芯片


本文介绍了用于降低同步电路中数字开关噪声的130纳米测试芯片SCREAMER的设计和测量。通过PDN仿真,研究了时钟时延调度作为一种在频域优化开关噪声的方法。芯片上并行集成了一个测试设计的四个实例,每个实例都解决了一个不同的测试策略。»阅读更多

Baidu