新结构和材料的方式指向集成电路设计的新方法和途径。
由Pallab Chatterjee
3 d设备,FinFETs和新的内存技术不仅仅是一个未来的方向了。他们是真实的。
变得明显在今年的IEDM会议上,许多会议的焦点是在建模、失败和可靠性模型,以及降低这些设备的电源操作。
因为FinFETs不是标准二维金属氧化物半导体设备,其使用在电路应用中也是不同的。许多论文已经提交了multi-gate设备结构这些3 d设备和相关的可变性和灵敏度的影响。这些设备出现的设计问题的解决一些传统2 d设备扩展,但他们也带来新的挑战。
通道和源/漏掺杂概要文件和整合,门从下面露出和最后的概要文件和光环植入物有很大影响产生的设备的性能。这些问题目前正在接受调查的背景下,大规模的计量检验设备的性能在制造业和确保设备模型。此外,Vt变异最小化的权衡高静电完整以及耐低通道掺杂的好处FinFET-is抵消进一步变化线边缘粗糙度(门边缘粗糙度和鳍边缘粗糙度),金属门粒度和接口被困的指控。这些影响是除了随机离散掺杂剂变异。
其他设备如那些基于ETSOI(极薄绝缘体上硅)系统可变性的Vt设备相关的问题而不仅仅是植入的敏感性。这对设备产生重大影响方向和分组匹配的信号路径。平面和垂直的鳍状结构,IBM和Leti发展期望硅厚度对晶体管的阈值电压匹配。厚度数据显示匹配的晶体管间距和很强的依赖性弱依赖晶体管。这是与larger-geometry设备,主要是在晶体管区域的依赖。
继续在SOI器件,设计方法,以减少漏电流不匹配在会议上提出。技术,称为自热诱导反馈效应(SHFE)是专为ultra-thin-body SOI或ETSOI multi-gate晶体管。性能结果和概率的影响效果的这种技术,各种基于SOI材料的定位装置。它材料范围从60%到40%的材料。
这些影响是最好的模仿统计分布的电气参数随时间演变的基础。时间设备可变性实现电路参数的值的变化,从而导致产量和/或减少电路的可靠性设计。这些纳米设备及其建模的影响包括几个主要老化机制,如偏见温度不稳定(发言),通道热载流子(CHC)的退化和介质击穿。解决这些影响设计师必须回到一个年长的设计方法在那里有强大的电路设计和基本设备技术之间的联系。建立和验证后的原始水平设计,设备和multi-gate设备组然后创建功能抽象的新水平。
设计师有很多新问题为这些新技术审查。设备不再是平面的,有新元素和材料使用。现在在会议上,下面的元素引入到半导体流除了传统的硅、铝、铜、,P, b的新元素设计的主流包括公关、锰、钙、钛、,Ga、锌、汞、我,W,锡、锆、Cd,通用电气,N, Te和混合III-V化合物,作为混合模或硅薄膜。这种转变带来的材料科学方面理解可变性和副作用(温度系数、电压系数,EM、防静电等)设备的前沿设计活动。
|
|
|
|
|
|
|
|
|
|
留下一个回复